BEST AVAILABLE COPY

1/5/2 DIALOG(R) File 347: JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

Image available

CIRCUIT, VOLTAGE CONTROLLED DELAY CIRCUIT, VOLTAGE CONTROLLED OSCILLATION CIRCUIT, DELAY REGULATING CIRCUIT, DLL CIRCUIT AND PLL CIRCUIT

PUB. NO.:

2002-050945 A] February 15, 2002 (20020215) PUBLISHED:

INVENTOR(s): TACHIMORI HIROSHI

APPLICANT(s): SONY CORP

2000-232998 [JP 2000232998] APPL. NO.: FILED: August 01, 2000 (20000801)

H03K-005/13; H03H-011/26; H03K-003/354; H03L-007/081; INTL CLASS:

H03L-007/099

ABSTRACT

PROBLEM TO BE SOLVED: To achieve an inverter type delay circuit, a voltage controlled oscillation circuit and a voltage controlled delay circuit with simple circuit configuration which can reduce the effect of power noise and jitter.

SOLUTION: These circuits are so constituted that a driving current is controlled according to a bias voltage or a controlling voltage, that dependence of delay time of each delay stage on source voltage is suppressed by connecting a plurality of delay stages whose delay time is determined by the driving current, by adding the change in source voltage to the bias voltage or the controlling voltage at a predetermined ratio, and by supplying the result of the addition to each of the delay stage, and that a plurality of delay stages each of which has a different dependence on the source voltage, for example, the dependence whose delay time runs counter to each other, are connected at a prescribed ratio. Thus, the delay circuit, the voltage controlled delay circuit and the voltage controlled oscillation circuit which can suppress the dependence of the delay time of the whole delay circuit on source voltage can be achieved.

COPYRIGHT: (C) 2002, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-50945 (P2002-50945A)

(43)公開日 平成14年2月15日(2002.2.15)


(51) Int.Cl. ⁷		識別記号	FΙ			テーマコート*(参考)
H03K	5/13		H03K 5	5/13		5 J O O 1
H03H	11/26		H03H 1	1/26		B 5J098
H03K	3/354		H03K 3	3/354		B 5 J 1 0 6
H03L	7/081		H03L '	7/08		J
	7/099					F
			农體查審	未請求	請求項の数71	OL (全 45 頁)
(21)出願番号		特顧2000-232998(P2000-232998)	(71)出願人	000002185 ソニー株式会社		
(22)出願日		平成12年8月1日(2000.8.1)	(72)発明者	東京都品川区北品川6丁目7番35号 (72)発明者 日月 央 神奈川県横浜市保土ヶ谷区神戸町134番地 ソニー・エルエスアイ・デザイン株式会		
			(74)代理人		53 佐藤 隆久	
	•					
						最終頁に続く

(54) 【発明の名称】 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、DLL回路及びPLL回路

(57)【要約】

【課題】 回路構成を簡略化でき、電源ノイズの影響を低減でき、ジッタの低減を実現できるインバータ型の遅延回路、電圧制御発振回路、電圧制御遅延回路を実現する。

【解決手段】 バイアス電圧または制御電圧に応じて駆動電流が制御され、当該駆動電流によって遅延時間が決められる遅延段を複数段接続し、電源電圧の変動を所定の割合で上記バイアス電圧または制御電圧に加算し、加算結果を上記各遅延段に供給することで、各遅延段の遅延時間の電源電圧依存性を抑制し、また、異なる電源電圧依存性、例えば、遅延時間が互いに相反する電源電圧依存性を持つ複数の遅延段を所定の割合で接続し、遅延回路全体の遅延時間の電源電圧依存性を抑制できる遅延回路、電圧制御遅延回路及び電圧制御発振回路を実現する。



【特許請求の範囲】

【請求項1】バイアス電圧に応じて駆動電流が制御さ れ、当該駆動電流によって遅延時間が決められる遅延段 を有する遅延回路であって、

電源電圧の変動を所定の割合で上記パイアス電圧に加算 し、加算結果を上記遅延段に供給する加算手段を有する 遅延回路。

【請求項2】上記加算手段は、上記電源電圧の変動量に 含まれている交流成分を上記バイアス電圧に加算する交 流加算手段を含む請求項1記載の遅延回路。

【請求項3】上記交流加算手段は、上記電源電圧の供給 線と上記バイアス電圧の供給線との間に接続されている 第1のキャパシタと、

上記パイアス電圧の供給線と基準電圧(GND)の供給 線との間に接続されている第2のキャパシタとを有する 請求項2記載の遅延回路。

【請求項4】上記加算手段は、上記電源電圧の変動量に 含まれている直流成分を上記バイアス電圧に加算する直 流加算手段を含む請求項1記載の遅延回路。

【請求項5】上記直流加算手段は、上記電源電圧の供給 20 線と上記バイアス電圧の供給線との間に接続されている 第1の抵抗素子と、

上記バイアス電圧の供給線と基準電圧の供給線との間に 接続されている第2の抵抗索子とを有する請求項4記載 の遅延回路。

【請求項6】上記遅延段は、MOS型インバータと、 上記インバータと上記電源電圧の供給線との間に接続さ れ、ゲートに第1のバイアス電圧が印加される第1の電 流源トランジスタと、

上記インバータと基準電圧の供給線との間に接続され、 ゲートに第2のパイアス電圧が印加される第2の電流源 トランジスタとを有する請求項1記載の遅延回路。

【請求項7】上記MOS型インバータは、第1の電流源 トランジスタと第2の電流源トランジスタを電流源トラ ンジスタとした差動構成のインバータである請求項6記 載の遅延回路。

【請求項8】上記加算手段は、上記電源電圧の変動量に 含まれている交流成分を上記第1のパイアス電圧に加算 する第1の交流加算手段と、

上記電源電圧の変動量に含まれている交流成分を上記第 2のバイアス電圧に加算する第2の交流加算手段とを含 む請求項6記載の遅延回路。

【請求項9】上記交流加算手段は、上記電源電圧の供給 線と上記バイアス電圧の供給線との間に接続されている 第1のキャパシタと、

上記バイアス電圧の供給線と基準電圧(GND)の供給 線との間に接続されている第2のキャパシタとを有する 請求項8記載の遅延回路。

【請求項10】上記加算手段は、上記電源電圧の変動量 に含まれている直流成分を上記第1のバイアス電圧に加 50 なる電源電圧依存性を持つ第2の駆動電流を上記インバ

算する第1の直流加算手段と、

上記電源電圧の変動量に含まれている直流成分を上記第 2のバイアス電圧に加算する第2の直流加算手段とを含 む請求項6記載の遅延回路。

【請求項11】上記遅延段は、MOS型インパータと、 一方の端子が上記電源電圧の供給線に接続され、ゲート に第1のバイアス電圧が印加される複数の第1の電流源 トランジスタと、

一方の端子が基準電圧の供給線に接続され、ゲートに第 2のバイアス電圧が印加される複数の第2の電流源トラ 10 ンジスタと、

上記第1の電流源トランジスタと上記インバータとの間 に接続され、上記複数の第1の電流源トランジスタの出 力電流の何れかまたは幾つかを選択して上記インバータ に供給する第1のスイッチング回路と、

上記第2の電流源トランジスタと上記インバータとの間 に接続され、上記複数の第2の電流源トランジスタの出 力電流の何れかまたは幾つかを選択して上記インバータ に供給する第2のスイッチング回路とを有する請求項2 記載の遅延回路。

【請求項12】上記MOS型インバータは、複数の第1 の電流源トランジスタと複数の第2電流源トランジスタ を電流源トランジスタとした差動構成のインパータであ る請求項11記載の遅延回路。

【請求項13】上記交流加算手段は、上記電源電圧の供 給線と上記バイアス電圧の供給線との間に接続されてい る第1のキャパシタと、

上記バイアス電圧の供給線と基準電圧(GND)の供給 **線との間に接続されている第2のキャパシタとを有する** 30 請求項11記載の遅延回路。

【請求項14】上記遅延段は、MOS型インパータと、 一方の端子が上記インバータの出力端子に接続され、ゲ ートに上記バイアス電圧が印加されるスイッチングトラ ンジスタと、

一方の電極が上記スイッチングトランジスタの他方の端 子に接続され、他方の電極が基準電圧の供給線に接続さ れているキャバシタとを有する請求項1記載の遅延回 路。

【請求項15】上記加算手段は、上記電源電圧の供給線 と上記バイアス電圧の供給線との間に接続され、上記電 源電圧の変動の交流成分を上記バイアス電圧にカップリ ングするキャパシタを有する請求項14記載の遅延回

【請求項 16】供給される駆動電流によって遅延時間が 決められる遅延段を有する遅延回路であって、

上記遅延段は、MOS型インバータと、

第1のバイアス電圧に応じて、上記インパータに第1の 駆動電流を供給する第1の電流源回路と、

第2のバイアス電圧に応じて、上記第1の駆動電流と異

ータに供給する第2の電流源回路とを有する遅延回路。

【請求項17】上記電源電圧の変動を第1の割合で上記第1のバイアス電圧に加算し、加算結果を上記第1の電流源回路に供給する第1の加算手段と、

上記電源電圧の変動を第2の割合で上記第2のバイアス 電圧に加算し、加算結果を上記第2の電流源回路に供給 する第2の加算手段とを有する請求項16記載の遅延回 路。

【請求項18】上記第1の加算手段は、上記電源電圧の供給線と上記第1のバイアス電圧の供給線との間に接続 10 され、上記電源電圧の変動の交流成分を上記バイアス電圧にカップリングするキャバシタを有する請求項17記載の遅延回路。

【請求項19】上記第2の加算手段は、上記電源電圧の供給線と上記第2のバイアス電圧の供給線との間に接続されている第1のキャパシタと、

上記バイアス電圧の供給線と基準電圧との供給線との間 に接続されている第2のキャパシタとを有する請求項1 7記載の遅延回路。

【請求項20】上記MOS型インバータは、共通の電流 20 出力端子を有する第1の電流源回路と第2の電流源回路 を電流源回路とした差動構成のインバータであり、

電源電圧の供給線と第1のバイアス電圧の供給線との間に接続されている第1のキャパシタと、第1のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第2のキャパシタとにより、電源電圧の変動の交流成分を第1の割合で、第1の電流源回路の制御電圧に供給する手段と、

電源電圧の供給線と第2のバイアス電圧の供給線との間に接続されている第3のキャパシタと、第2のバイアス 30電圧の供給線と基準電圧(GND)の供給線との間に接続されている第4のキャパシタとにより、電源電圧の変動の交流成分を第2の割合で、第2の電流源回路の制御電圧に供給する手段とを有する請求項16記載の遅延回路。

【請求項21】上記MOS型インバータは、共通の電流 出力端子を有する第1の電流源回路と第2の電流源回路 を電流源回路とした差動構成のインバータであり、

電源電圧の供給線と第1のバイアス電圧の供給線との間 に接続されている第1のキャバシタ、あるいは、第1の 40 バイアス電圧の供給線と基準電圧 (GND) の供給線と の間に接続されている第1のキャバシタとにより、電源 電圧の変動の交流成分を第1の電流源回路の制御電圧に 供給しない手段と、

電源電圧の供給線と第2のバイアス電圧の供給線との間に接続されている第2のキャパシタと、第2のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第3のキャパシタとにより、電源電圧の変動の交流成分を第2の割合で、第2の電流源回路の制御電圧に供給する手段とを有する請求項16記載の遅延回 50

路。

【請求項22】上記第1のキャパシタは、可変容量である請求項19記載の遅延回路。

【請求項23】上記第2のキャバシタは、可変容量である請求項19記載の遅延回路。

【請求項24】上記第2の加算手段は、上記電源電圧の供給線と上記第2のバイアス電圧の供給線との間に接続されている第1の抵抗素子と、

上記バイアス電圧の供給線と基準電圧との供給線との間 に接続されている第2の抵抗素子とを有する請求項17 記載の遅延回路。

【請求項25】上記第2の加算手段は、上記電源電圧の供給線と上記第2のバイアス電圧の供給線との間に直列接続されている第1のダイオードと第1の抵抗素子と、上記第2のバイアス電圧の供給線と基準電圧の供給線との間に直列接続されている第2の抵抗素子と第2のダイオードとを有する請求項17記載の遅延回路。

【請求項26】異なる電源電圧依存性を持つ複数の遅延 段からなる遅延回路であって、

0 第1の電源電圧依存性を持つ第1の遅延段と、

上記第1の電源電圧依存性と相反する第2の電源電圧依存性を持つ第2の遅延段とを有し、上記第1の遅延段と 第2の遅延段の段数は所定の割合で決まる遅延回路。

【請求項27】上記遅延回路のジッタが所望の目標値以下の遅延時間の間に、上記第1の遅延段と第2の遅延段の割合が決定される請求項26記載の遅延回路。

【請求項28】上記第1と第2の遅延段の他に、遅延時間の電源電圧依存性が抑制された第3の遅延段が設けられている請求項26記載の遅延回路。

80 【請求項29】入力信号に所定の遅延時間を与えた遅延 信号を出力する遅延調整回路であって、

バイアス電圧を生成するバイアス回路と、

上記バイアス電圧に応じて制御された複数の異なる遅延 時間で上記入力信号を遅延し、複数の遅延信号を出力す る遅延回路と、

選択信号に応じて、上記遅延回路から出力される複数の 遅延信号のうち何れかまたは幾つかを選択する選択回路 とを有し、

上記遅延回路は、請求項1~28記載の遅延回路である 遅延調整回路。

【請求項30】制御電圧に応じて駆動電流が制御され、 当該駆動電流によって遅延時間が決められる遅延段を有 する電圧制御遅延回路であって、

電源電圧の変動を所定の割合で上記制御電圧に加算し、 加算結果を上記遅延段に供給する加算手段を有する電圧 制御遅延回路。

【請求項31】上記加算手段は、上記電源電圧の変動量 に含まれている交流成分を上記制御電圧に加算する交流 加算手段を含む請求項30記載の電圧制御遅延回路。

【請求項32】上記加算手段は、上記電源電圧の変動量

に含まれている直流成分を上記制御電圧に加算する直流 加算手段を含む請求項30記載の電圧制御遅延回路。

【請求項33】上記遅延段は、MOS型インバータと、 上記インバータと上記電源電圧の供給線との間に接続され、ゲートに第1の制御電圧が印加される第1の電流源 トランジスタと、

上記インバータと基準電圧の供給線との間に接続され、 ゲートに第2の制御電圧が印加される第2の電流源トラ ンジスタとを有する請求項30記載の電圧制御遅延回 路。

【請求項34】上記MOS型インバータは、第1の電流源トランジスタと第2の電流源トランジスタを電流源トランジスタとした差動構成のインバータである請求項33記載の電圧制御遅延回路。

【請求項35】上記交流加算手段は、上記電源電圧の供 給線と上記バイアス電圧の供給線との間に接続されてい る第1のキャパシタと、

上記パイアス電圧の供給線と基準電圧(GND)の供給 線との間に接続されている第2のキャパシタとを有する 請求項31記載の電圧制御遅延回路。

【請求項36】上記加算手段は、上記電源電圧の変動量 に含まれている交流成分を上記第1の制御電圧に加算す る第1の交流加算手段と、

上記電源電圧の変動量に含まれている交流成分を上記第2の制御電圧に加算する第2の交流加算手段とを含む請求項35記載の電圧制御遅延回路。

【請求項37】上記加算手段は、上記電源電圧の変動量 に含まれている直流成分を上記第1の制御電圧に加算す る第1の直流加算手段と、

上記電源電圧の変動量に含まれている直流成分を上記第2の制御電圧に加算する第2の直流加算手段とを含む請求項35記載の電圧制御遅延回路。

【請求項38】上記遅延段は、MOS型インバータと、一方の端子が上記電源電圧の供給線に接続され、ゲートに第1の制御電圧が印加される複数の第1の電流源トランジスタと、

一方の端子が基準電圧の供給線に接続され、ゲートに第 2の制御電圧が印加される複数の第2の電流源トランジ スタと

上記第1の電流源トランジスタと上記インバータとの間 40 に接続され、上記複数の第1の電流源トランジスタの出力電流の何れかまたは幾つかを選択して上記インバータ に供給する第1のスイッチング回路と、

上記第2の電流源トランジスタと上記インバータとの間に接続され、上記複数の第2の電流源トランジスタの出力電流の何れかまたは幾つかを選択して上記インバータに供給する第2のスイッチング回路とを有する請求項31記載の電圧制御遅延回路。

【請求項39】上記MOS型インバータは、複数の第1 の電流源トランジスタと複数の第2の電流源トランジス タを電流源トランジスタとした差動構成のインバータで ある請求項38記載の電圧制御遅延回路。

[請求項40]上記交流加算手段は、上記電源電圧の供給線と上記バイアス電圧の供給線との間に接続されている第1のキャパシタと、

上記バイアス電圧の供給線と基準電圧 (GND) の供給 線との間に接続されている第2のキャバシタとを有する 請求項38記載の電圧制御遅延回路。

【請求項41】上記遅延段は、MOS型インパータと、 10 一方の端子が上記インバータの出力端子に接続され、ゲートに上記制御電圧がED加されるスイッチングトランジスタと、

一方の電極が上記スイッチングトランジスタの他方の端子に接続され、他方の電極が基準電圧の供給線に接続されているキャパシタとを有する請求項30記載の電圧制御遅延回路。

【請求項42】上記加算手段は、上記電源電圧の供給線と上記制御電圧の供給線との間に接続され、上記電源電圧の変動の交流成分を上記制御電圧にカップリングする 20 キャパシタを有する請求項41記載の電圧制御遅延回路

【請求項43】供給される駆動電流によって遅延時間が 決められる遅延段を有する電圧制御遅延回路であって、 上記遅延段は、MOS型インバータと、

第1の制御電圧に応じて、上記インバータに第1の駆動 電流を供給する第1の電流源回路と、

第2の制御電圧に応じて、上記第1の駆動電流と異なる電源電圧依存性を持つ第2の駆動電流を上記インバータ に供給する第2の電流源回路とを有する電圧制御遅延回 路。

[請求項44]上記電源電圧の変動を第1の割合で上記第1の制御電圧に加算し、加算結果を上記第1の電流源 回路に供給する第1の加算手段と、

上記電源電圧の変動を第2の割合で上記第2の制御電圧 に加算し、加算結果を上記第2の電流源回路に供給する 第2の加算手段とを有する請求項43記載の電圧制御遅 延回路。

【請求項45】上記MOS型インバータは、共通の電流 出力端子を有する第1の電流源回路と第2の電流源回路 を電流源回路とした差動構成のインバータであり、

電源電圧の供給線と第1のバイアス電圧の供給線との間に接続されている第1のキャパシタと、第1のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第2のキャパシタとにより、電源電圧の変動の交流成分を第1の割合で、第1の電流源回路の制御電圧に供給する手段と、

電源電圧の供給線と第2のバイアス電圧の供給線との間に接続されている第3のキャパシタと、第2のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第4のキャパシタとにより、電源電圧の変

動の交流成分を第2の割合で、第2の電流源回路の制御 電圧に供給する手段とを有する請求項 4 4 記載の電圧制 御遅延回路。

【請求項46】上記MOS型インバータは、共通の電流 出力端子を有する第1の電流源回路と第2の電流源回路 を電流源回路とした差動構成のインバータであり、

電源電圧の供給線と第1のバイアス電圧の供給線との間 に接続されている第1のキャパシタ、あるいは、第1の バイアス電圧の供給線と基準電圧(GND)の供給線と の間に接続されている第1のキャパシタとにより、電源 10 電圧の変動の交流成分を、第1の電流源回路の制御電圧 に供給しない手段と、

電源電圧の供給線と第2のバイアス電圧の供給線との間 に接続されている第2のキャパシタと、第2のバイアス 電圧の供給線と基準電圧(GND)の供給線との間に接 続されている第3のキャパシタとにより、電源電圧の変 動の交流成分をある割合で、第2の電流源回路の制御電 圧に供給する手段とを有する請求項44記載の電圧制御 遅延回路。

【請求項47】異なる電源電圧依存性を持つ複数の遅延 20 段からなる電圧制御遅延回路であって、

制御電圧に応じて遅延時間が制御され、第1の電源電圧 依存性を持つ第1の遅延段と、

上記制御電圧に応じて遅延時間が制御され、上記第1の 電源電圧依存性と相反する第2の電源電圧依存性を持つ 第2の遅延段とを有し、上記第1の遅延段と第2の遅延 段の段数は所定の割合で決まる電圧制御遅延回路。

【請求項48】上記電圧制御遅延回路のジッタが所望の 目標値以下の遅延時間の間に、上記第1の遅延段と第2 の遅延段の割合が決定される請求項47記載の電圧制御 遅延回路。

【請求項49】上記第1と第2の遅延段の他に、遅延時 間の電源電圧依存性が抑制された第3の遅延段が設けら れている請求項47記載の電圧制御遅延回路。

【請求項50】入力信号と遅延信号との位相を比較し、 当該比較結果に応じた位相差信号を出力する位相比較手

上記位相差信号に応じて制御電圧を出力する電圧出力手 段と、

上記制御電圧に応じて制御された遅延時間で上記入力信 40 号を遅延し、上記遅延信号を出力する電圧制御遅延回路 ٤.

を有し、

上記電圧制御遅延回路は、請求項30~49記載の電圧 制御遅延回路であるDLL回路。

【請求項51】制御電圧に応じて駆動電流が制御され、 当該駆動電流によって遅延時間が決められる遅延段がリ ング状に接続される電圧制御発振回路であって、

電源電圧の変動を所定の割合で上記制御電圧に加算し、 加算結果を上記遅延段に供給する加算手段を有する電圧 50

制御発振回路。

【請求項52】上記加算手段は、上記電源電圧の変動量 に含まれている交流成分を上記制御電圧に加算する交流 加算手段を含む請求項51記載の電圧制御発振回路。

【請求項53】上記加算手段は、上記電源電圧の変動量 に含まれている直流成分を上記制御電圧に加算する直流 加算手段を含む請求項51記載の電圧制御発振回路。

【請求項54】上記遅延段は、MOS型インバータと、 上記インバータと上記電源電圧の供給線との間に接続さ れ、ゲートに第1の制御電圧が印加される第1の電流源 トランジスタと、

上記インバータと基準電圧の供給線との間に接続され、 ゲートに第2の制御電圧が印加される第2の電流源トラ ンジスタとを有する請求項51記載の電圧制御発振回

【請求項55】上記加算手段は、上記電源電圧の変動量 に含まれている交流成分を上記第1の制御電圧に加算す る第1の交流加算手段と、

上記電源電圧の変動量に含まれている交流成分を上記第 2の制御電圧に加算する第2の交流加算手段とを含む請 求項54記載の電圧制御発振回路。

【請求項56】上記MOS型インバータは、第1の電流 源トランジスタと第2の電流源トランジスタを電流源ト ランジスタとした差動構成のインバータである請求項5 5記載の電圧制御発振回路。

【請求項57】上記交流加算手段は、上記電源電圧の供 給線と上記バイアス電圧の供給線との間に接続されてい る第1のキャパシタと、

上記バイアス電圧の供給線と基準電圧(GND)の供給 線との間に接続されている第2のキャバシタとを有する 30 請求項55記載の電圧制御発振回路。

【請求項58】上記加算手段は、上記電源電圧の変動量 に含まれている直流成分を上記第1の制御電圧に加算す る第1の直流加算手段と、

上記電源電圧の変動量に含まれている直流成分を上記第 2の制御電圧に加算する第2の直流加算手段とを含む請 求項54記載の電圧制御発振回路。

【請求項59】上記遅延段は、MOS型インパータと、 一方の端子が上記電源電圧の供給線に接続され、ゲート に第1の制御電圧が印加される複数の第1の電流源トラ ンジスタと、

一方の端子が基準電圧の供給線に接続され、ゲートに第 2の制御電圧が印加される複数の第2の電流源トランジ スタと、

上記第1の電流源トランジスタと上記インパータとの間 に接続され、上記複数の第1の電流源トランジスタの出 力電流の何れかまたは幾つかを選択して上記インバータ に供給する第1のスイッチング回路と、

上記第2の電流源トランジスタと上記インバータとの間 に接続され、上記複数の第2の電流源トランジスタの出

力電流の何れかまたは幾つかを選択して上記インバータ に供給する第2のスイッチング回路とを有する請求項5 2記載の電圧制御発振回路。

Q

【請求項60】上記MOS型インバータは、複数の第1の電流源トランジスタと複数の第2の電流源トランジスタとした差動構成のインバータである請求項59記載の電圧制御発据回路。

【請求項61】上記交流加算手段は、上記電源電圧の供給線と上記バイアス電圧の供給線との間に接続されている第1のキャパシタと、

上記バイアス電圧の供給線と基準電圧(GND)の供給 線との間に接続されている第2のキャパシタとを有する 請求項59記載の電圧制御発握回路。

【請求項62】上記遅延段は、MOS型インバータと、一方の端子が上記インバータの出力端子に接続され、ゲートに上記制御電圧が印加されるスイッチングトランジスタと、

一方の電極が上記スイッチングトランジスタの他方の端子に接続され、他方の電極が基準電圧の供給線に接続されているキャバシタとを有する請求項51記載の電圧制 20 御発振回路。

【請求項63】上記加算手段は、上記電源電圧の供給線と上記制御電圧の供給線との間に接続され、上記電源電圧の変動の交流成分を上記制御電圧にカップリングするキャパシタを有する請求項62記載の電圧制御発振回路。

【請求項64】供給される駆動電流によって遅延時間が 決められる遅延段がリング状に接続される電圧制御発振 回路であって、

上記遅延段は、MOS型インバータと、

第1の制御電圧に応じて、上記インバータに第1の駆動 電流を供給する第1の電流源回路と、

第2の制御電圧に応じて、上記第1の駆動電流と異なる 電源電圧依存性を持つ第2の駆動電流を上記インバータ に供給する第2の電流源回路とを有する電圧制御発振回 路。

【請求項65】上記電源電圧の変動を第1の割合で上記 第1の制御電圧に加算し、加算結果を上記第1の電流源 回路に供給する第1の加算手段と、

上記電源電圧の変動を第2の割合で上記第2の制御電圧 40 に加算し、加算結果を上記第2の電流源回路に供給する第2の加算手段とを有する請求項64記載の電圧制御発振回路。

【請求項66】上記MOS型インバータは、共通の電流 出力端子を有する第1の電流源回路と第2の電流源回路 を電流源回路とした差動構成のインバータであり、

電源電圧の供給線と第1のバイアス電圧の供給線との間に接続されている第1のキャパシタと、第1のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第2のキャパシタとにより、電源電圧の変 50

動の交流成分を第1の割合で、第1の電流源回路の制御 電圧に供給する手段と、

電源電圧の供給線と第2のバイアス電圧の供給線との間に接続されている第3のキャパシタと、第2のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第4のキャパシタとにより、電源電圧の変動の交流成分を第2の割合で、第2の電流源回路の制御電圧に供給する手段とを有する請求項65記載の電圧制御発振回路。

【請求項67】上記MOS型インバータは、共通の電流 出力端子を有する第1の電流源回路と第2の電流源回路 を電流源回路とした差動構成のインバータであり、

電源電圧の供給線と第1のバイアス電圧の供給線との間に接続されている第1のキャパシタ、あるいは、第1のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第1のキャパシタとにより、電源電圧の変動の交流成分を第1の電流源回路の制御電圧に供給しない手段と、

電源電圧の供給線と第2のバイアス電圧の供給線との間に接続されている第2のキャパシタと、第2のバイアス電圧の供給線と基準電圧(GND)の供給線との間に接続されている第3のキャパシタとにより、電源電圧の変動の交流成分をある割合で、第2の電流源回路の制御電圧に供給する手段とを有する請求項65記載の電圧制御発振回路。

【請求項68】異なる電源電圧依存性を持つ複数の遅延 段がリング状に接続される電圧制御発振回路であって、 制御電圧に応じて遅延時間が制御され、第1の電源電圧 依存性を持つ第1の遅延段と、

30 上記制御電圧に応じて遅延時間が制御され、上記第1の 電源電圧依存性と相反する第2の電源電圧依存性を持つ 第2の遅延段とを有し、上記第1の遅延段と第2の遅延 段の段数は所定の割合で決まる電圧制御発振回路。

【請求項69】上記電圧制御発振回路のジッタが所望の目標値以下の遅延時間の間に、上記第1の遅延段と第2の遅延段の割合が決定される請求項68記載の電圧制御発振回路。

【請求項70】上記第1と第2の遅延段の他に、遅延時間の電源電圧依存性が抑制された第3の遅延段が設けられている請求項68記載の電圧制御発振回路。

【請求項71】基準信号と発振信号との位相を比較し、 当該比較結果に応じた位相差信号を出力する位相比較手 段と、

上記位相差信号に応じて制御電圧を出力する電圧出力手 のと

上記制御電圧に応じて制御された発振周波数で発振し、 上記発振信号を出力する電圧制御発振回路とを有し、 上記電圧制御発振回路は、請求項51~70記載の電圧 制御発振回路であるPLL回路。

) 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、遅延回路、例えば、電源電圧のノイズに影響されることなく、安定した遅延時間を持つ遅延回路、または制御電圧に応じて遅延時間を制御可能な電圧制御遅延回路、さらに、制御電圧に応じて発振周波数を制御可能な電圧制御発振回路、及び遅延回路を用いた遅延調整回路、DLL(Delay Locked Loop)回路及びPLL(Phase Locked Loop)回路に関するものである。

[0002]

【従来の技術】電源電圧が変動するなど、電源ノイズが 存在する場合に、遅延回路あるいは電圧制御遅延回路の 遅延時間が変動する。また、複数の遅延回路をリング状 に接続して構成された発振回路において、制御電圧に応 じて各遅延回路の遅延時間を制御することによって、電 圧制御発振回路(VCO)を構成することができる。電 源ノイズが発生する場合、遅延回路の遅延時間が変化す るので、VCOの発振周波数もそれに従って変化する。 【0003】位相比較回路、ループフィルタ及びVCO などによって構成されたPLL回路において、VCOの 20 発振周波数の変動は、フィードバック制御によって低減 することができる。即ち、電源ノイズによってVCOの 発振周波数が変化したとき、発振信号の位相や周波数の ずれを位相比較回路によって検出し、位相ずれの検出結 果に従って、制御信号を生成し、VCOの発振周波数を 補正することによって、電源ノイズの影響によって生じ た発振信号の位相、周波数ずれをある程度補正すること ができ、電源ノイズによるジッタの発生を抑制できる。 【0004】パーソナルコンピュータ(パソコン)の映 像信号の表示やテレビモニタのOSD(On Screen Disp 30 lay) 文字の表示は、水平同期信号H,vncをリファレン スクロックとしてPLL回路により逓倍したドットクロ ック信号を発生し、とのドットクロック信号によってグ ラフィックデータや文字データの表示を行なう。PLL 回路のジッタがあまり小さくないと、画面上のフリッカ ーやウェービングとして視覚で捕らえられてしまう。例 えば、水平方向に24ドット/文字×32文字=768 ドットだけ表示し、有効水平期間が70%、許容される ジッタ量が±1/8ドットとすると、水平同期信号の周 期の約±1/(768÷0.7×8)=±1/8777 のジッタ量に抑える必要がある。水平同期信号の周波数 f H = 15.734kHzのときのジッタ重の目安は± 7. 2 n s であり、水平同期信号の周波数 f n = 47. 250kHzのときのジッタ量の目安は±2.4nsで ある。また、水平同期信号の周波数f , = 106.25 0 k H z のときのジッタ量の目安は± 1. 1 n s とな る。

【0005】上述したジッタ量の目標値は容易に満たされるように思われるが、しかしながら、高逓倍のPLL回路の場合、PLL回路のリファレンスクロックの周期

を T_{rer} 、周波数を f_{rer} とすると、 T_{rer} より非常に短い周期で発生するデジタルノイズの影響は、平均値の部分はPLL回路のフィードバックループで補正がかかるため、残りの平均値からのばらつき部分がジッタ重に影響することになる。 T_{rer} が長くなるのに従ってばらつき部分は加算されていくので、ジッタ量を T_r とすると(T_r $\infty \sqrt{T_{rer}} = 1/\sqrt{f_{rer}}$)の関係が成り立つと推定される。

12

【0006】図45にジッタ虽の目標値とPLLの実力 の関係を示す。図示のように、水平同期信号の周波数 f "=15.734kHzで目標値をクリアしても、f" = 47. 250 kHz Pf = 106. 250 kHz O ときには目標値をクリアできないということが発生す る。すなわち、 $f_{ref} = 100kHz$ 時のジッタ量は、 free = 20MHz時のジッタ量の14倍になると推定 され、実際のジッタ量もとれにより、さらに大きなもの になっており、通倍数が数千~1万倍と非常に高逓倍な PLL回路の設計は、非常に難しいものとなっている。 【0007】パソコンの映像信号においては、多くのビ デオ信号規格があり、水平同期信号については31.4 36kHz~106.250kHzの周波数帯に対応し なければならない。また、テレビモニタについても、デ ジタル放送の普及に伴い、様々な仕様が存在するように なってきており、水平同期信号については12.587 k H z ~ 4 7. 2 5 0 k H z の周波数帯に対応しなけれ ばならない。

[0008] このような多用途に使用されるPLL回路は、水平同期信号の周波数 f 。に合わせてフィルタなどの特性を変更する必要があるが、それを外付けの部品の変更で行なうことはできないので、一部の部品を除いてPLL回路を半導体集積回路中に内蔵して、プログラムで変更が可能になるように設計した方が良い。半導体集積回路中に内蔵するためには、他のデジタル回路からのノイズを受けてもジッタが発生しにくいPLL回路が必要である。

【0009】PLL回路の設計は、フィードバックループの特性方程式を解くことで行なわれて来たため、PLLやDLLの低ジッタ化技術は、高速の引込と低ジッタを両立するための技術(フィルタ特性可変など)が中心に進められてきた。低ジッタを実現するためには、特性方程式より、PLL回路のゲインを小さくした方が良いと考えられているが、PLL回路のゲインを小さくした場合には、引込スピードが遅くなるという問題とプロセスばらつきに弱くなるという問題があり、様々な回路的な工夫が行なわれてきた。

【0010】例えば、VCOの初期制御電圧をデジタル /アナログ変換器(DAC)で供給し、引込が終了した ときのチャージボンプの出力電圧を記憶させておく。租 い制御はVCO回路の遅延段の段数や電流源トランジス タの電流供給能力をデジタル的に変更して行ない、細か

50

い制御をアナログ制御電圧で行なう。ことで、非ロック 状態ではデジタルPLLとして動作させ、ロック状態で はPLLとして動作させる。チャージボンプの出力電流 を可変にしておき、ロック状態ではチャージボンプの出 力電流を小さくする、などの工夫が施されている。特許 文献である特開平9-214340「PLL回路」、特 開平9-172370「PLL回路」、特開平7-10 6959「位相同期回路」、特開平10-242851 「PLL回路」などには、上述したように改善されたP LL回路を開示した。

13

【0011】ところが、フィードバックループの特性方程式には、電源電圧依存性が組み込まれていなかったため、PLL回路の設計者にとっては、電源電圧依存性の小さい回路を設計することは一般的な問題ではなかった。このため、上記の対策は、パソコンの映像信号の表示やテレビモニタのOSD文字の表示に用いられる高通倍低シッタのPLLで問題となるロック状態での電源ノィズ起因のジッタを考慮したものではなかった。

【0012】ロック状態での電源ノイズ起因のジッタを考慮した従来の技術としては、特許文献特開平8-28 20 8801「低ジッタ広周波数域電圧制御発振器」がある。この中には、「電圧制御発振器によって生成された出力周波数は制御電圧V。の線状関数であり、一方それは、供給電圧の逆平方根関数によれば電源電圧V。と共に変動する。…高PSRR:V。の10%の変動に対し、電圧制御発振器によって生成された周波数のちょうどほぼ3%の変動が対応する」、また、「周波数と供給電圧との間の逆の関係:この条件はループの安定化に役立つ」と報告されており、フィードバックループ全体での釣り合いを考えており、デジタルノイズのような速い 30 現象を考慮したものでは無かった。

【0013】近年、ATM(Asynchronous Transfer Mo de)通信分野などにおいて、システムクロックの高周波数化やPLLやDLLのチップ内蔵化に対応するため、差動型の遅延回路を用いた電圧制御型遅延回路(VCD回路)によるDLLが開発されている。差動型回路はCMRR(同相信号除去比)が良く、また、上手に設計するとPSRR(パワーサプライ除去比)も良くなりチップ内蔵化で問題となるデジタルノイズにも強い。このように、差動型回路の設計者にとっては、電源電圧依存性の小さい回路を設計することは、一般的な問題である。

【0014】さて、差動型回路は入出力信号がフルスィングしなくても良いため、高速で動作できるが、フルスィングしないことにより出力振幅が一定せず、遅延時間が変動しやすいという欠点があった。これを解決するため、VCO回路やVCD回路の出力振幅を一定にするクランプ回路やフィードバック回路を設けることが行なわれ、低ジッタのPLLやDLLが開発されている。ま

た、電流ライン側に接続した電流源トランジスタをソースフォロワのトランジスタに置き換えることで電源変動の影響が差動トランジスタに伝わりにくくするとともに、ソースフォロワのゲート入力電圧により発振周波数を制御する方式も考えられている。

【0015】差動型の回路については、Masayuki MIZUNO, et al., "Low-Power and High-Speed LSI Technologies. A 0.18-μm CMOS Hot-Standby PLL Using a Noise-Immune Adaptive-Gain VCO", IEICE Trans. Electron (Inst Electron Inf. Commun. Eng.) VOL. E80-C, NO. 12; PAGE, 1560-1571; 1997年; や特許文献の特開平9-214299「電圧制御発振器」や、その関連文献である Takehiko Nakao, et al., "Single-Chip 4-Channel 155Mb/s CMOS LSI Chip for ATM SONET/SDE Framing and Clock/Data Recovery", Dig. Tech. Pap. IEEE Int. Solid State Circuits COnf. VOL. 40; PAGE. 160-161, 448; 1997年などに詳しく説明されている。

【発明が解決しようとする課題】ところで、上述した差 動型のPLL回路及びDLL回路では、D、/D両方の トランジスタが動作する。とのため、消費電流とレイア ウト面積が非差動型回路に比べて約2倍になる。入出力 信号がフルスィングしなくて良いのでスピードは速くな る。例えば約半分の振幅だけスィングすれば良いとすれ ぱスピードは約2倍になる。しかしながら、クランプ回 路を付けたりフィードバック回路を付けなければならな いので、消費電流はさらに増加し、スピードは期待した ほど速くはならないという不利益がある。また、出力信 号を取り出すときにはフルスィングしていない信号をフ ルスィングする信号に変換しなければならないのでデュ ーティが狂いやすく、差動型回路は縦方向に接続したト ランジスタの段数が多いため、半導体集積回路の低電源 電圧化においては、動作マージンを確保するための工夫 が必要である。このため、このように差動型PLL回路 及びDLL回路については、技術的な課題が多い。

【0017】本発明は、かかる事情に鑑みてなされたものであり、その目的は、インバータ型遅延素子に供給される駆動電流を制御し、または異なる電源電圧依存性を持つ遅延素子を用いることで、回路構成を簡略化でき、電源ノイズの影響を低減でき、ジッタの低減を実現できるインバータ型の遅延回路、電圧制御発振回路、電圧制御遅延回路、遅延調整回路、DLL回路及びPLL回路を提供することにある。

[0018]

【課題を解決するための手段】上記目的を達成するため、本発明の遅延回路は、バイアス電圧に応じて駆動電流が制御され、当該駆動電流によって遅延時間が決められる遅延段を有する遅延回路であって、電源電圧の変動を所定の割合で上記バイアス電圧に加算し、加算結果を50上記遅延段に供給する加算手段を有する。

【0019】また、本発明では、好適には、上記加算手段は、上記電源電圧の変動量に含まれている交流成分を 上記パイアス電圧に加算する交流加算手段を含む。

[0020]また、本発明では、好適には、上記加算手段は、上記電源電圧の変動量に含まれている直流成分を上記パイアス電圧に加算する直流加算手段を含む

【0021】また、本発明では、好適には、上記遅延段は、MOS型インバータと、上記インバータと上記電源電圧の供給線との間に接続され、ゲートに第1のバイアス電圧が印加される第1の電流源トランジスタと、上記 10インバータと基準電圧の供給線との間に接続され、ゲートに第2のバイアス電圧が印加される第2の電流源トランジスタとを有する。

【0022】また、本発明では、好適には、上記加算手段は、上記電源電圧の変動量に含まれている交流成分を上記第1のバイアス電圧に加算する第1の交流加算手段と、上記電源電圧の変動量に含まれている交流成分を上記第2のバイアス電圧に加算する第2の交流加算手段とを含む。

【0023】また、本発明では、好適には、上記加算手 20段は、上記電源電圧の変動量に含まれている直流成分を上記第1のバイアス電圧に加算する第1の直流加算手段と、上記電源電圧の変動量に含まれている直流成分を上記第2のバイアス電圧に加算する第2の直流加算手段とを含む。

【0025】また、本発明では、好適には、上記遅延段 40 は、MOS型インバータと、一方の端子が上記インバータの出力端子に接続され、ゲートに上記バイアス電圧が印加されるスイッチングトランジスタと、一方の電極が上記スイッチングトランジスタの他方の端子に接続され、他方の電極が基準電圧の供給線に接続されているキャバシタとを有する。

【0026】また、本発明では、好適には、上記加算手段は、上記電源電圧の供給線と上記パイアス電圧の供給線との間に接続され、上記電源電圧の変動の交流成分を上記パイアス電圧にカップリングするキャパシタを有す 50

る。

【0027】また、本発明の遅延回路は、供給される駆動電流によって遅延時間が決められる遅延段を有する遅延回路であって、上記遅延段は、MOS型インバータと、第1のパイアス電圧に応じて、上記インバータに第1の駆動電流を供給する第1の電流源回路と、第2のパイアス電圧に応じて、上記第1の駆動電流と異なる電源電圧依存性を持つ第2の駆動電流を上記インバータに供給する第2の電流源回路とを有する。

16

[0028]また、本発明では、好適には、上記電源電圧の変動を第1の割合で上記第1のバイアス電圧に加算し、加算結果を上記第1の電流源回路に供給する第1の加算手段と、上記電源電圧の変動を第2の割合で上記第2のバイアス電圧に加算し、加算結果を上記第2の電流源回路に供給する第2の加算手段とを有する。

【0029】また、本発明の遅延回路は、異なる電源電圧依存性を持つ複数の遅延段からなる遅延回路であって、第1の電源電圧依存性を持つ第1の遅延段と、上記第1の電源電圧依存性と相反する第2の電源電圧依存性を持つ第2の遅延段とを有し、上記第1の遅延段と第2の遅延段の段数は所定の割合で決まる。

[0030]また、本発明では、好適には、上記遅延回路のジッタが所望の目標値以下の遅延時間の間に、上記第1の遅延段と第2の遅延段の割合が決定される。

【0031】さらに、本発明では、好適には、上記第1 と第2の遅延段の他に、遅延時間の電源電圧依存性が抑 制された第3の遅延段が設けられている。

[0032]また、本発明の遅延調整回路は、入力信号 に所定の遅延時間を与えた遅延信号を出力する遅延調整 回路であって、バイアス電圧を生成するバイアス回路 と、上記バイアス電圧に応じて制御された複数の異なる 遅延時間で上記入力信号を遅延し、複数の遅延信号を出力する遅延回路と、選択信号に応じて、上記遅延回路から出力される複数の遅延信号のうち何れかを選択する選択回路とを有する。なお、上記遅延回路は、例えば、上述したように電源ノイズの対策が施され、遅延時間の電源電圧依存性が抑制された遅延回路である。

[0033]また、本発明の電圧制御遅延回路は、制御電圧に応じて駆動電流が制御され、当該駆動電流によって遅延時間が決められる遅延段を有する電圧制御遅延回路であって、電源電圧の変動を所定の割合で上記制御電圧に加算し、加算結果を上記遅延段に供給する加算手段を有する。

【0034】また、本発明の電圧制御遅延回路は、供給される駆動電流によって遅延時間が決められる遅延段を有する電圧制御遅延回路であって、上記遅延段は、MOS型インバータと、第1の制御電圧に応じて、上記インバータに第1の駆動電流を供給する第1の電流源回路と、第2の制御電圧に応じて、上記第1の駆動電流と異なる電源電圧依存性を持つ第2の駆動電流を上記インバ

ータに供給する第2の電流源回路とを有する電圧制御遅 延回路。

【0035】また、本発明の電圧制御遅延回路は、異なる電源電圧依存性を持つ複数の遅延段からなる電圧制御遅延回路であって、制御電圧に応じて遅延時間が制御され、第1の電源電圧依存性を持つ第1の遅延段と、上記制御電圧に応じて遅延時間が制御され、上記第1の電源電圧依存性と相反する第2の電源電圧依存性を持つ第2の遅延段とを有し、上記第1の遅延段と第2の遅延段の段数は所定の割合で決まる。

【0036】また、本発明のDLL回路は、入力信号と遅延信号との位相を比較し、当該比較結果に応じた位相差信号を出力する位相比較手段と、上記位相差信号に応じて制御電圧を出力する電圧出力手段と、上記制御電圧に応じて制御された遅延時間で上記入力信号を遅延し、上記遅延信号を出力する電圧制御遅延回路とを有し、上記電圧制御遅延回路は、上述したように電源ノイズ対策が施され、遅延時間の電源電圧依存性が抑制された電圧制御遅延回路である。

【0037】また、本発明の電圧制御発振回路は、制御 20 電圧に応じて駆動電流が制御され、当該駆動電流によって遅延時間が決められる遅延段がリング状に接続される電圧制御発振回路であって、電源電圧の変動を所定の割合で上記制御電圧に加算し、加算結果を上記遅延段に供給する加算手段を有する。

【0038】また、本発明の電圧制御発振回路は、供給される駆動電流によって遅延時間が決められる遅延段がリング状に接続される電圧制御発振回路であって、上記遅延段は、MOS型インバータと、第1の制御電圧に応じて、上記インバータに第1の駆動電流を供給する第1 30の電流源回路と、第2の制御電圧に応じて、上記第1の駆動電流と異なる電源電圧依存性を持つ第2の駆動電流を上記インバータに供給する第2の電流源回路とを有する。

【0039】また、本発明の電圧制御発振回路は、異なる電源電圧依存性を持つ複数の遅延段がリング状に接続される電圧制御発振回路であって、制御電圧に応じて遅延時間が制御され、第1の電源電圧依存性を持つ第1の遅延段と、上記制御電圧に応じて遅延時間が制御され、上記第1の電源電圧依存性と相反する第2の電源電圧依存性を持つ第2の遅延段とを有し、上記第1の遅延段と第2の遅延段の段数は所定の割合で決まる。

【0040】また、本発明のPLL回路は、基準信号と発振信号との位相を比較し、当該比較結果に応じた位相差信号を出力する位相比較手段と、上記位相差信号に応じて制御電圧を出力する電圧出力手段と、上記制御電圧に応じて制御された発振周波数で発振し、上記発振信号を出力する電圧制御発振回路とを有し、さらに、上記電圧制御発振回路は、上述したように、電源ノイズ対策が施され、遅延時間の電源電圧依存性が抑制される電圧制

御発振回路である。

[0041]

【発明の実施の形態】第1実施形態

図1は本発明に係る遅延回路の第1の実施形態を示す概念図である。図示のように、本実施形態の遅延回路は、遅延素子からなる遅延部100、交流加算回路(AC加算回路) $110-1\sim110-j$ によって構成されている。また、図示されていない位相比較器、チャージボンプ回路、ループフィルタ及びバイアス回路によって、バイアス電圧Vcnti $\sim V$ cntjが供給される。

[0042] 遅延部100は、例えば、直列接続されている複数の遅延素子によって構成されている。なお、本実施形態の遅延部100を構成する遅延素子はインバータ型であり、例えば、CMOS構成のインバータを含み、入力信号に対して所定の遅延時間を与えた論理反転信号を出力する。各遅延素子の遅延時間の合計を遅延部100の遅延時間下。である。

【0043】AC加算回路 $110-1\sim110-j$ は、それぞれ電源電圧 V_{aa} と基準電位 V_{ss} との交流成分に所定の係数 $K_{c1}\sim K_{cj}$ を掛けた結果をそれぞれ $\Delta V_{c1}\sim \Delta V_{cj}$ として出力し、バイアス電圧(または制御電圧) $V_{cnt1}\sim V_{cntj}$ とAC加算回路の出力 $\Delta V_{c1}\sim \Delta V_{cj}$ とを加算した結果が制御電圧 $V_{c1}\sim V_{cj}$ として、遅延部100 に供給される。

【0044】 CCで、基準電位 $V_{ss}=0$ とし、また、AC加算回路 $110-1\sim110-j$ によって加算される電源電圧 V_{sd} の交流成分を ΔV_{dd} とすると、AC加算回路 $110-1\sim110-j$ の出力 ΔV c1 $\sim\Delta V$ cjはそれぞれ次式によって表される。

0 [0045]

【数1】

ΔVcl=Kcl·ΔVd4

 $\Delta Vcj = Kcj \cdot \Delta V_{dd}$

... (1)

【0046】また、制御電圧Vc1~Vcjは、それぞれ次式によって求まる。

【数2】

 $Vc1=Vcnt1+\Delta Vc1=Vcnt1+Kc1 \cdot \Delta V_{44}$

 $Vcj = Kcntj + \Delta Vcj = Vcntj + Kcj \cdot \Delta V_{dd}$... (2)

[0047] 遅延部100において、各遅延素子の遅延時間が制御電圧Vc1~Vcjに応じて制御される。このため、電源電圧Vaaが変動した場合、当該電源電圧Vaaの変動分△Vaaに応じて、遅延部100に供給される制御電圧を制御し、遅延部100を構成する各遅延素子の遅延時間が電源電圧Vaaの変動分を打ち消すように制御することで、電源電圧Vaaの変動による影響を抑制でき、電源電圧依存性のない安定した遅延時間を持つ遅延回路

を実現できる。なお、本実施形態では、AC加算回路と バイアス回路からなる制御セットは、2組に限定され ず、複数組を設けてもよい。

19

【0048】なお、図示の遅延回路に入力される電圧V 、,,,,, …, V,,,,は、例えば、それぞれ一定のレベルに 保持されているバイアス電圧とすると、遅延部100の 遅延時間が一定に保持される。一方、電圧 🗸 🔐 V.o.t.は、例えば、PLL回路を構成するループフィル タから出力される制御電圧とすると、当該制御電圧に応 じて、遅延部100の遅延時間が制御される。即ち、本 10 実施形態の遅延回路は、使い方によって、遅延時間が一 定の遅延回路、あるいは制御信号に応じて遅延時間を制 御可能な電圧制御遅延回路(VCD)の何れかを形成す ることができる。さらに、遅延部100において、奇数 段の遅延段をリング状に接続すると、電圧制御発振回路 (VCO)を構成することができる。

【0049】図2は、本実施形態の一構成例を示す回路 図である。図示のように、遅延部100は、それぞれス イッチングトランジスタまたはセレクタトランジスタな どからなる遅延素子に、駆動電流を供給する電流源トラ ンジスタを含む構成を有する。例えば、それぞれの遅延 素子と電源電圧Vaaとの間に、Pチャネル側電流源トラ ンジスタが接続され、とれらのトランジスタの制御端子 (ゲート)には、バイアス電圧V:,,,に交流加算回路出 力△Ⅴ、。が加算された制御電圧Ⅴ、。が印加される。同様 に、それぞれの遅延素子と基準電位Vssとの間に、Nチ ャネル側電流源トランジスタが接続され、これらのトラ ンジスタのゲートに、バイアス電圧Vニュュnに交流加算回 路出力△Vaaが加算された制御電圧Vaaが印加される。 【0050】とのように構成された遅延部100では、 各遅延索子の遅延時間は、電流源トランジスタの出力電 流によって制御される。即ち、遅延素子の遅延時間は、 制御電圧VことVこによって制御される。電源電圧V。 が変動したとき、その変動分AVaaに応じて、制御電圧 V、、とV、、を調整することによって、各遅延素子の遅延 時間が電源電圧V。の変動による影響が相殺され、一定 の遅延時間を実現できる。この結果、遅延部100は、 電源電圧Vょの依存しない安定した遅延時間t。を実現 できる。

【0051】本実施形態の遅延回路では、電源電圧 V。。 40 の変動△Ⅴ。を適当な割合で制御電圧に加算し、遅延素 子の遅延時間の変化を打つ消すように制御することによ って、電源電圧Vaaの変動による遅延時間の変化を抑制 することが可能である。出力バッファ動作時に発生する 電源ノイズは、例えば、バルス状のノイズであり、その パルス幅は、広くても数十nsec(ナノ秒)であるの で、少なくとも交流的な加算回路を設ければ効果が得ら れる。それよりもパルス幅の広い電源ノイズに対して は、直流加算する方がよいが、その場合には、通常動作 における直流レベルの発生源、例えば、チャージポンプ 50 【0059】動作波形において、各遅延段の入力信号レ

の出力やバイアス回路出力と直流加算手段が競合しない ように設計する必要がある。

【0052】次に、インバータ型遅延回路の中で代表的 な電流源型の遅延回路について、制御電圧やバイアス電 圧に電源電圧の変動をある適当な割合で加算すること で、遅延時間の変化を抑制することについて説明する。 【0053】<u>第1</u>の回路例

図3は、本実施形態のインバータ型遅延回路の第1の回 路例を示している。図示のように、この遅延回路は、遅 延部100aと、遅延部100aの制御電圧٧。。と٧。" $に、電源電圧<math>V_{aa}$ の変動 ΔV_{aa} をある割合で加算するた めのキャパシタCap, Cap, Can, Canによって構成さ

【0054】キャパシタC。。は、電源電圧V。。と入力端 子T・・・・・との間に接続され、キャパシタC・・。は、入力端 子T、、、、と基準電位V、、との間に接続されている。入力 端子Tentoに、制御電圧Ventoが入力される。キャパシ タCanは、電源電圧Vaaと入力端子Tankとの間に接続 され、キャパシタC。。は、入力端子Tenenと基準電位V s,との間に接続されている。入力端子Tcataに、制御電 圧V、、、、が入力される。

【0055】遅延部100aは、直列接続されているn 段のインバータINV1, INV2, …, INVnによ って構成されている。各インバータは、ゲート及びドレ インがそれぞれ共通に接続されているpMOSトランジ スタとnMOSトランジスタからなり、pMOSトラン ジスタのソースと電源電圧Vaaとの間にPチャネル側電 流源を構成するpMOSトランジスタが接続され、nM OSトランジスタのソースと基準電位V,,との間にNチ ャネル側電流源を構成するnMOSトランジスタが接続 30 されている。Pチャネル側電流源を構成するトランジス タのゲートに、制御電圧V。が印加され、Nチャネル側 電流源を構成するトランジスタのゲートに、制御電圧V こが印加される。

【0056】制御電圧V、。とV、、に応じて、Pチャネル 側電流源とNチャネル側電流源の供給電流が制御され、 それに応じて、遅延素子として設けられているn段のイ ンバータINV1, INV2, …, INVnの遅延時間 が制御される。

【0057】以下、本例の遅延回路の動作について説明 する。図4は、遅延部100aの構成を示す回路図であ り、図5は、当該遅延部100aの動作を示す波形図で ある。

【0058】遅延部100aにおいて、遅延段の出力信 号立ち下がり時には、Nチャネル側電流源を構成するn MOSトランジスタで律則される駆動電流 I ri(i= 1, 2, …, n)が流れ、遅延段の出力信号立ち上がり 時には、Pチャネル側電流源を構成するpMOSトラン ジスタで律則される駆動電流Ipiが流れる。

```
21
                                            *荷がOVからVthLまでPMOSの電流源トランジスタ
ベルが論理しきい電圧VthL を横切った時点から、各遅
                                               により貯められる。したがって、次式が成立する。
延段の出力信号レベルが(次段の)論理しきい電圧V th
                                               [0061]
しを横切る時点までを、その遅延段の遅延時間と考え、
出力信号立ち下がり時の遅延時間をてni、出力信号立ち
                                               【数3】
                                               τni∞CLi× (Vdd-VthL) / Ini ... (3)
上がり時の遅延時間をてpiとおいている。
                                               【数4】
【0060】ことで、各遅延段出力の負荷容量をCLiと
                                               τpi∞CLi×VthL / | Ipi
すると、出力信号立ち下がり時のでniの期間において、
                                               【0062】ここで、電源電圧の変動Vddがあったとす
負荷容量CLiの電荷はVddからVthL までnMOSの電
流源トランジスタにより引き抜かれる。また、出力信号
                                               ると、
立ち上がり時のでpiの期間において、負荷容量CLiの電×10 【数5】
                 ln(\tau ni) \propto ln(CLi) + ln(Vdd-VthL) - ln(lni)
                 \Delta \tau \text{ni} / \tau \text{ni} = (\Delta V dd - \Delta V thL) / (V dd - V thL) - \Delta I \text{ni} / I \text{ni}
                                               ... (5)
                                             ※【数6】
であるから、次の式が得られる。
[0063]
                 \Delta \tau ni = \tau ni [ \{ (\Delta V dd - \Delta V thL)/(V dd - V thL) \} - (\Delta I ni / I ni) ]
【数7】
                 \Delta \tau pi = \tau pi \{ (\Delta V thL / V thL) - (\Delta | I pi | / | I pi | ) \}
                                               ... (7)
【0064】nMOSトランジスタとpMOSトランジ
                                             ★る。
                                                [0065]
スタのバランスをとった設計をした場合、(6)式と
                                                【数8】
(7) 式において、Ini= | Ipi | = Io、 rni= rpi
= rd、V thL ≒ Vdd /2 であるから、次式が得られ ★
                 \Delta \tau ni = \tau d \left[ \left\{ \left( \Delta V dd - \Delta V thL \right) / \left( V dd / 2 \right) \right\} - \left( \Delta I ni / I_b \right) \right]
                                                ... (8)
 【数9】
                 \Delta \tau pi = \tau d \left[ \left( \Delta V thL / \left( V dd / 2 \right) \right) - \left( \Delta | lpi | / l_o \right) \right]
                                                ... (9)
                                                       \Delta V th I / (V dd / 2) = \Delta | Ipi | / I_b
 【0066】遅延段1段毎に電源ノイズの影響を小さく 30☆
                                                                              ... (11)
するためには、\Delta \tau ni = 0、\Delta \tau pi = 0としなければな
                                                【0068】条件を緩和して、連続した遅延段2段毎に
らないから、(8)式と(9)式より、次の式が成り立
                                               電源ノイズの影響を小さくするためには、\Delta 	auni + \Delta 	au
つことが必要である。
                                               p(i ±1)≒0としなければならないから、(8)式と
 [0067]
                                                (9) 式より、次式が得られる。
 【数10】
   (\Delta Vdd - \Delta VthL) / (Vdd/2) = \Delta Ini/I_D
                                                [0069]
                               ... (10)
                                                【数12】
                                          ☆
 【数11】
                   \Delta V dd / (V dd / 2) = (\Delta I ni + \Delta | I p(i \pm 1) |) / I_b
                                                ... (12)
                                              ◆と、チャネル長変調効果も含めた飽和領域の電流式は、
 【0070】制御電圧Vcntnおよび | Vcntp | は、概
ね、Vdd/2付近の値であり、nMOSの電流源トラン
                                               次のように与えられる。
ジスタもpMOSの電流源トランジスタも飽和領域で動
                                                [0071]
                                                【数13】
作する。チャネル長変調効果係数をλn、λpとする ◆
                  I ni = (1/2) \mun Cox(Wni/Lni)(1 + \lambdan VthL)( Vcntn-Vthn)**2
                                                ... (13)
```

 $||Ipi|| = (1/2) ||\mu p|| Cox(Wpi/Lpi) {1 + ||\lambda p|| (Vdd-VthL)} ($

【数14】

V cntp-V thp)**2

```
23
                                                ... (14)
                                              * 定義すると、(13)式、(14)式より、次の式が得
【0072】電流源トランジスタのついたインバータ回
路の論理しきい電圧については、一般的な定義が存在し
                                                られる。
ないが、インバータ動作するゲート入力信号の電圧が、
                                                [0073]
概ね、V dd/2のときに遅延段の出力信号の電圧がV th
                                                【数15】
して釣り合い、Ini= | Ipi | が成り立っていることと*
                 V \text{ thL} = \{(1/2) \mid \mu_p \mid C \text{ ox(Wpi/Lpi)} (1 + |\lambda_p| \mid V \text{ dd)} (V \text{ cntp} - V \text{ thp})
                **2 -(1/2) \mun Cox(Wni/Lni)(1 + \lambdan \cdot0)( Vcntn-Vthn ) **2}
                       \div {(1/2) | \mup | Cox(Wpi/Lpi) | \lambdap | ( Vcntp-V thp)**2
                       + (1/2) \mun Cox(Whi/Lni) \lambdan(V cntn-V thn ) **2}
                                                ... (15)
【0074】論理しきい電圧の変動△VthL は、(1
                                              ※【数16】
5) 式より、次のように求まる。
                   \Delta V \text{thL} = \{ | \lambda p | / (\lambda n + | \lambda p |) \} \Delta V \text{dd}
                                                ... (16)
【0075】Iniと | Ipi | の変動△Ini、△ | Ipi |
                                              ★[0076]
は、λη と | λρ | の値が小さいことを考慮するとチャ
                                                 【数17】
                                                  Inj=(1/2) \mun Cox(Vni/Lni)(Vcntn-Vthn)**2
ネル長変調効果も含めた飽和領域の電流式、(13)
                                                                               ... (17)
式、(14)式から求めても、チャネル長変調効果を含
めない、次の(17)式、(18)式に示す飽和領域の 20 【数18】
電流式、から求めても同じような結果を得ることができ
                  | I_{pi} | = (1/2) | \mu_p | C_{ox}(W_{pi}/L_{pi})(V_{cntp} - V_{thp})**2
                                                ... (18)
【0077】I niと|I pi|の変動△ I ni、△|I pi|
は、次のように求まる。
 【数19】
  \Delta I ni = I ni \times 2 \Delta V cntn / (V cntn - V thn)
                                ... (19)
 【数20】
                  \Delta \mid I \text{ pi} \mid = \mid I \text{ pi} \mid \times 2 \Delta \mid V \text{cntp} \mid / \mid V \text{cntp} - V \text{thp} \mid
                                                 ... (20)
                                              ☆ 0) 式を代入してまとめると、次の式が得られる。
 【0078】 I ni = | I pi | = I 。を考慮して、遅延段
                                                 [0079]
1段毎に電源ノイズの影響を小さくするための条件式
                                                 【数21】
 (10)、(11)に、(16)式、(19)式、(2☆
                  \Delta V cntn = {\lambda n / (\lambda n + | \lambda p |)} {(V cntn - V thn) / V dd} \Delta V dd
                                                ... (21)
 【数22】
                  \Delta |V cntp| = \{ |\lambda p| / (\lambda n + |\lambda p|) \} \{ |V cntp - V thp| / V \}
                dd \Delta V dd
                                                 ... (22)
                                              ◆小さくできる。
 【OO80】即ち、電源電圧の変動があったときに、n
                                                 【0081】また、連続した遅延段2段毎に電源ノイズ
NMOSの電流源トランジスタのゲートソース間電圧に
                                                の影響を小さくするための条件式(12)に、(19)
は、\{\lambda n / (\lambda n + |\lambda p|)\} {( Vcntn-Vthn)
                                                式、(20)式を代入してまとめると、次式が得られ
/V dd)の割合でフィードパックして、pMOSの電流
```

の割合でフィードバックすれば遅延時間の変動を非常に◆ $\{\Delta V cntn/(V cntn-V thn)\} + \{\Delta | V cntp|/|V cntp-V thp|\} =$ $\Delta V dd / V dd$

る。

[0082]

【数23】

源トランジスタのゲートソース間電圧には、 { | λρ |

 $/(\lambda_n + |\lambda_p|)$ { | V cntp - V thp | / V dd}

... (23)

[0083] ここで、

【数24】

ΔVcntn≒An × {(Vcntn-Vthn)/Vdd} ΔVdd

... (24)

【数25】

 $\Delta \mid V \text{ cntp} \mid \exists Ap \times \{ \mid V \text{ cntp} - V \text{ thp } \mid /V \text{ dd} \} \Delta V \text{ dd}$

とおくと、次式が得られる。

[0084]

【数26】

An + Ap = 1

... (26)

(22) 式に代入すると、次式が得られる。 [0086]

【0085】チャネル長変調効果係数はインプラプロフ* 【数27】 ΔV cntn= (1/2) {(V cntn= V thn) /V dd} ΔV dd

... (27)

[0087]

※ ※【数28】

 $\Delta \mid V cntp \mid = (1/2) \{ \mid V cntp - V thp \mid / V dd \} \Delta V dd$

... (28)

少なくとも (24) 式、(25) 式、(26) 式の関係 を満足している。

【0088】図3に示す遅延回路において、電源電圧の 変動をバイアス電圧、あるいは、制御電圧に適当な割合 で加算するAC的な手段として、nMOSの電流源トラ ンジスタのゲート入力ラインには、接地ラインとの間に キャパシタCsnが設けられ、電源ラインとの間にキャパ シタCdnが設けられている。また、pMOSの電流源ト ランジスタのゲート入力ラインには、電源ラインとの間 にキャパシタC dpが設けられ、接地ラインとの間にキャ パシタCspが設けられている。

【0089】AC的な加算手段によれば、接続先の制御 電圧ラインが出力がオフの時にハイインピーダンス状態 に保持されるチャーチボンプ回路の出力端子やバッシブ なループフィルタの出力端子であったとしても、AC的 な加算手段はDC的な電流を流さないので、電源ノイズ が発生している期間だけ制御電圧に影響を与え、電源ノ イズの発生終わった後には副作用となるような余分な制 御電圧の変化を引き起こさないという特徴がある。

【0090】図6と図7は、バイアス回路とAC的加算 手段の関係を示す。AC的加算が制御電圧ラインと接地 ラインとの間に設けられたキャパシタC1 と、制御電圧 40 ラインと電源ラインとの間に設けられたキャパシタC2 の分圧で行なわれる。電源電圧V ddV ddD変動があったとすると、図6 (a) に示すような等価回路にモデ ル化される。

【0091】△Vbsはバイアス回路出力電圧Vbsの変動 で、Rout はバイアス回路の出力抵抗である。この等価 回路は、△Vbs側、即ち、パイアス回路の出力側から見 ればロウパスフィルタであり、 {C2 /(C1 + C2)} △Vdd側、即ち、電源電圧V₄。の供給側から見ればハイ パスフィルタであるので、 $\tau A C = R out \times (C1 + C)$

2)としたとき、1/tACの周波数を境にして、周波 20 数の高い側で {C2 / (C1 + C2) } △ V ddの影響が 優勢で、周波数の低い側でΔVbs側の影響が優勢とな

10 とが多いが、仮に λn≒ | λp | として、(21)式、

【0092】ここで、出力バッファ動作時の電源ノイズ の幅を t nsとした場合、次の関係

【数29】

 $\tau AC = Rout \times (C1 + C2) > t ns \cdots (29)$ を満たすように設計すれば、出力バッファ動作時の電源 ノイズの影響を低減できる。

【0093】位相比較回路からアップ信号Sょとダウン 30 信号 S。。が出力されていないとき、ハイインピーダンス 状態に保持されているチャージボンプの出力端子、また は、それに接続するバッシブなループフィルタの出力が 制御電圧として入力する場合は、Rout =∞と見なせる ので、C1 + C2 の値はループフィルタのキャパシタと して決定すれば良く、C1 とC2 の比は本発明に従い決 定すれば良い。

【0094】図7はAC的加算手段でフィードバックす るのと同じように、DC的加算手段においてもフィード バックすることにより、電源ノイズの周波数成分がある 程度低くなっても、電源ノイズの影響を低減できる加算 手段を示す。AC的加算手段はDC的加算手段のスピー ドアップコンデンサとして動作するともとれるので、時 定数に関係なく一定のフィードバック量を加算すること が可能であり、広い周波数成分の電源ノイズに対応する ととが可能である。

【0095】図8は、本例の遅延回路を用いた電圧制御 発振回路のシミュレーションの結果を示す波形図であ る。図8において、W1 が電源ノイズがない場合のシミ ュレーション波形で、W2 が電源ノイズがある場合の従 50 来例のシミュレーション波形で、₩3 が電源ノイズがあ

る場合の図3に示す本発明の回路例のシミュレーション 波形である。図示のように、本発明の遅延回路におい て、電源ノイズが発生した場合、電源電圧V。。の変動分 に応じて遅延回路を構成する各遅延素子に供給する制御 電圧を制御することによって、電源電圧V。。の変動によ る影響を打ち消すことができ、遅延回路の遅延時間の変 動を抑制でき、当該遅延回路を用いて構成される電圧制 御遅延回路及び電圧制御発振回路では、ジッタが大幅に 低減されることが明らかである。

27

【0096】第2の回路例

図9は、本実施形態の遅延回路の第2の回路例を示す回 路図である。図示のように、との遅延回路において、遅 延部100bはMOSインバータと選択トランジスタ及 び電流源トランジスタからなる複数段の遅延素子によっ て構成されている。

【0097】MOSインバータは、ゲート及びドレイン 同士がそれぞれ接続されているpMOSトランジスタと nMOSトランジスタによって構成されている。ゲート 同士の接続点がインバータの入力端子を形成し、ドレイ ン同士の接続点がそのインバータの出力端子を形成して 20 いる。図9に示すように、インバータINV1を構成す るpMOSトランジスタP1のソースと電源電圧Vょ。と の間に、電流源トランジスタP11と選択トランジスタ P12が直列接続され、また、トラジスタP1のソース と電源電圧V。。との間に、電流源トランジスタP13が 接続されている。インバータINV1を構成するnMO SトランジスタN1のソースと基準電位Vssとの間に、 選択トランジスタN12と電流源トランジスタN11が 直列接続され、また、トラジスタN1のソースと電源電×

*圧V。。との間に、電流源トランジスタN13が接続され

【0098】遅延部100bにおいて、各遅延素子にお けるPチャネル側の電流源トランジスタのゲートに、制 御電圧V。。が印加され、Nチャネル側の電流源トランジ スタのゲートに、制御電圧V。。が印加される。また、P チャネル側選択トランジスタのゲートに選択信号/SE LHが印加され、Nチャネル側選択トランジスタのゲー トに選択信号SELHが印加される。なお、ここで、/ 10 SELHは信号SELHの論理反転信号を意味する。な お、他の遅延段を構成する遅延素子については、ほぼ同 じ構成を有する。

[0099] とのように構成されている遅延部100b において、選択信号に応じて、各遅延段の遅延素子に供 給される電流が制御されるので、インバータに供給する 駆動電流が2通りに制御できる。例えば、選択信号SE LHがローレベルのとき、各遅延段の遅延素子におい て、一方の電流源トランジスタのみがインバータに接続 される。逆に、選択信号SELHがハイレベルのとき、 各遅延段の遅延素子において、両方の電流源トランジス タがともにインバータに接続される。

【0100】ここで、例えば、各遅延段において、イン バータにm個の電流源トランジスタが並列に接続されて いる。これらの電流源トランジスタのサイズ(チャネル 幅/チャネル長)をそれぞれW1/L1 . W2/L2 . …, Wm/ Lmとすると、インバータに供給される駆動電流」。は、 次式によって与えられる。

[0101]

【数30】

 $I_0 = (1/2) \mu Cox(W1/L1)(1 + \lambda 1 V ds)(V cnt - V th)**2$ + (1/2) $\mu C ox(W2/L2)(1 + \lambda 2 V ds)(V cnt - V th)**2$

> + (1/2) μ C ox(Wm/Lm)(1 + λ m V ds)(V cnt - V th)**2 ... (30)

【0102】また、チャネル長変調係数入1、入2、 …、λπ が小さいので、各電流源トランジスタのチャネ ル長変調係数を等しくλとすると、(30)に基づき次※ ※の近似式が得られる。

[0103]

【数31】

... (31)

 $I_p = (1/2) \mu Cox {\Sigma (Wi/Li)} (1+ \lambda V ds)(V cnt - V th)**2$

【0104】(13)式、(14)式と(31)式を比 40 較すれば、各遅延素子において電流源トランジスタを並 列に接続しても、本発明の電源ノイズの影響の低減方法 が有効であることは明らかである。

【0105】第3の回路例

図10は、本実施形態の遅延回路の第3の回路例を示す 回路図である。図示のように、この遅延回路において、 遅延部100cはMOSインバータと、インバータの出 力端子に接続されているトランスミッションゲートとキ ャパシタからなる複数の遅延段によって構成されてい る。即ち、本例の遅延部100cは、いわゆるシャント 50 ば、ゲートに制御電圧が印加されるMOSトランジスタ

(分岐)型遅延素子によって構成されている。

【0106】電源電圧Vaaと制御信号入力端子Tcntnと の間にキャパシタCdnが接続されている。キャパシタC dhによって、電源電圧V。。の変動 AV。。が制御電圧V cn tnにフィードバックされる。即ち、本例の遅延回路で は、電源電圧V。の変動に応じて各遅延段に供給される 制御電圧V cntnが制御され、電源電圧の変動による遅延 時間の変化を打ち消すように制御が行われるので、電源 ノイズの影響を抑制できる。

【0107】なお、トランスミッションゲートは、例え

によって構成される。図10の例では、各遅延段のイン バータの出力端子に接続されているトランスミッション ゲートは、ゲートに制御電圧V cntnが印加されるnMO Sトランジスタによって構成される。トランスミッショ ンゲートを構成するトランジスタのソースドレインは、 一方がインバータの出力端子に接続され、もう一方はキ ャパシタを介して基準電位V。。に接続されている。

29

【0108】図11は、シャント型遅延素子からなる遅 延段の構成を示す回路図である。図示のように、各遅延 段において、インバータの出力端子と基準電位 V 5,5 との 10 間に、分岐用トランスミッションゲートとしてのnMO Sトランジスタとキャパシタが直列接続されている。ト ランジスタのゲートに制御電圧V cntnが印加される。制 御電圧V cntnに応じて、トランスミッションゲートがオ ン/オフし、インバータの出力端子の負荷容量が変化す るので、遅延時間が制御される。図12は、入力信号 I Nの立ち上がり時と立ち下がり時のシャント型遅延段の 動作を示す波形図である。動作波形は、分岐用のトラン スミッションゲート、即ち、キャパシタに直列接続され ているトランジスタの制御電圧Vcntnのレベルにより2 20 Vsmax=Vcntn-Vthn (Vs.) 通りを示してある。以下、図11及び図12を参照しつ つ、本例の遅延回路の動作について説明する。

【0109】まず、シャント型の遅延段の動作を簡単に 説明する。分岐用のトランスミッションゲートは、ソー*

【数33】 V thn $(V_{sa}) = V thn0+K \{\sqrt{(V_{sa}+\phi)} - \sqrt{\phi}\}$

ただし、 $V_{s_1} = V_{smax}$ である。

【0112】Vsmax=Vcntn-Vthn ≦VthLの場合、 次の式が成立する。

【数34】

rni∞Cg × (Vdd-VthL)/Ini… (34)

rpi∝(Cg ×VthL +Cs ×Vsmax) / | Ipi | ... (35)

【0113】(34)式と(35)式によって、さらに※

 $\Delta \tau ni = \tau ni \times [\{(\Delta V dd - \Delta V thL)/(V dd - V thL)\} -(\Delta I ni/I ni)]$... (36)

【数37】

 $\Delta \tau pi = \tau pi \times [\{(Cg \times \Delta V thL + Cs \times \Delta V smax) / (Cg \times \Delta V thL + Cs \times \Delta V smax) / (Cg \times \Delta V thL + Cs \times \Delta V smax) / (Cg \times \Delta V thL + Cs \times \Delta V smax) / (Cg \times \Delta V thL + Cs \times \Delta V smax) / (Cg \times \Delta V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) / (Cg \times V thL + Cs \times \Delta V smax) /$ $Cs \times Vsmax)$ } - ($\Delta \mid Ipi \mid / \mid Ipi \mid$)

... (37)

[0115]また、Vsmax=Vcntn-Vthn ≧VthLの ★【数38】

場合、次の式が成立する。

 $\tau \text{ ni} \propto \{\text{Cg} \times (\text{V} \text{dd} - \text{V} \text{thL}) + \text{Cs} \times (\text{V} \text{smax} - \text{V} \text{thL})\} / \text{I ni}$

 \cdots (38)

【数39】

☆次の式が得られる。

 $\tau pi\infty (Cg + Cs) \times VthL / |Ipi| \cdots (39)$

【数40】

【0116】(38)式と(39)式によって、さらに☆

 $\Delta \tau ni = \tau ni \times ([\{Cg \times (\Delta V dd - \Delta V thL) + Cs \times (\Delta V smax - \Delta V th \}) + Cs \times (\Delta V smax - \Delta V th Smax - \Delta V t$ L)) $/ \{C_g \times (V_{dd} - V_{thL}) + C_s \times (V_{smax} - V_{thL})\}] - (\Delta I_{ni}/I_{ni})$

*ス電圧が基準電位Vssからゲート電圧、即ち、外部から 入力される制御電圧V cntnよりトランジスタのしきい値 電圧Vthn 分低いレベルVcntn-Vthn まではオンして いるが、ソース電圧がそれ以上の電圧になるとオフして しまう。したがって、Vcntn-Vthn を境にしてインバ ータが駆動しなければならない負荷容量が変わり、分岐 側の容量をCs 、次段のゲート入力の容量をCq とする と、インバータの出力電圧がVcntnーVthn: 以下のとき は、Cg + Csの負荷容量を駆動して、インパータの出 力電圧がVcntn-Vthn 以上のときは、Cg の負荷容量 を駆動することになる。制御電圧Vcntmのレベルによっ て重たいCg + Cs の負荷容量を駆動する期間と軽いC q の負荷容量を駆動する期間の割合が変わり、制御電圧 Vcntnが高くなると、重たいCg +Cs の負荷容量を駆 動する期間の割合が増えるので遅延時間が大きくなる。 【0110】なお、説明をしやすくするため、制御電圧 のトランジスタのしきい電圧1段落ちのレベルを次式に よって表す。

30

【数32】

【0111】 CCで、Kを基板効果定数、 φ = 0.64 $V \setminus V thn0は V_{ss} = 0 V のときのトランジスタのしきい$ 電圧とすると、次式が得られる。

... (33)

※次の式が得られる。

[0114]

【数36】

30

```
特開2002-50945
```

... (45)

32

))

31

... (40)

```
【数41】
```

 $\Delta \tau pi = \tau pi \times \{ (\Delta V thL / V thL) - (\Delta | I pi | / | I pi |) \}$

... (41)

【0117】ととで、インバータの論理しきい電圧Vth *【数42】

しは、次のように与えられる。

 $V thL = [V dd - | V thp | + V thn \times \sqrt{(\mu nWhi/Lni)/(\mu pWpi/Lpi)}]$ $] / [1 + \sqrt{ (\mu \text{ nWni/Lni)/ } (\mu \text{ pWpi/Lpi)}]}$

... (42)

【0118】(42)式により、次式が得られる。 ※ ※【数43】

 $\Delta V \text{ thL} = \Delta V \text{ dd/} [1 + \sqrt{(\mu \text{ nWni/Lni})/(\mu \text{ pWpi/Lpi)}}]$

... (43)

【0119】制御電圧Vcntnのとりうる最大の電圧が電 源電圧∨ddとすると、Vsmax=Vcntn-Vthn であるか ら、Vsmax のとりうる最大の電圧は、概ね、0.7×V ddとなる。このため、シャント型遅延回路を設計する場 合、インバータの論理しきい値電圧VthLをVdd/2よ りも低めに設計する。とこで、仮に、次の式が成り立つ とする。

【数44】

 $\{ (\mu \text{ nWni/Lni})/(\mu \text{ pWpi/Lpi}) \} = 2 \cdots (4.4)$ 【0120】また、V thn ≒ V dd 16程度と考えると、 (42) 式と(43) 式は、それぞれ次の式に近似でき

る。

【数45】

 $| \text{Ipi} | \propto (1/2) | \mu p | \text{Cox(Wpi/Lpi)} (\text{Vdd} - | \text{Vthp} |)**2$... (48)

【0122】(47)式と(48)式より、

【数49】

30

 $\Delta Ini = Ini \times \{2 \Delta Vdd / (Vdd - Vthn)\}$

... (49)

【数50】

 $\triangle \mid Ipi \mid = \mid Ipi \mid \times \{2 \triangle V dd / (V dd - \mid V thp \mid)\}$

... (50)

【0123】また、(44)式の仮定により、次式が得 ☆が得られる。 【数52】 られる。

【数51】

 $I ni = 2 \times I_D$

 $|Ipi| = I_2$

40

... (51)

【0124】また、(32)式、(33)式より、次式☆ $\Delta V_{smax} = \Delta V_{cntn} / [1 + K / \{2\sqrt{(V_{smax} + \phi)}\}]$

... (52)

【0125】基板効果定数Kは0.5前後の値であり、

V smaxは O. 44×V dd付近の値であることを考慮する と、(52)式は、次のように近似される。

【数53】Vsmax≒0.85×△Vcntn···(53)

【0126】シャント型の遅延段の場合は負荷容量値が

なため、Cs = 10×Cq という条件で、Vsmax=0. 34×Vddの場合と、Vsmax=0.54×Vddの場合に ついて考える。また、Vthn≒ | Vthp | ≒ Vdd / 6とす

[0127] $V_{smax}=0$. $34 \times V_{dd} \le V_{thL}=0$. 4 途中で変わるため、これ以上、一般的に考えるのは困難 50 4 imes V ddの場合、(34)式から(37)式に、(4

 $\bigstar V thL = 0.44 \times V dd$

【数46】

... (46) $\Delta V \text{ thL} = 0.41 \times \Delta V \text{ dd}$

【0121】インバータの出力電圧がVthL 付近まで変 化したときには、Ini、Ipiは非飽和となるが、遅延時 間の定義した期間においては、概ね、飽和領域で動作し

20 ているので、次の式が成立する。

【数47】

I ni ∞ (1/2) μ n Cox(\(\forall ni\) (Vdd - Vthn) **2 ... (47)

【数48】

5) 式 (46) 式 (49) 式 (50) 式 (5 1)式、及び(53)式を代入することにより、次の式 が得られる。

33

[0128]

【数54】

τni∞0. 28×Cg ×Vdd/1. (54)

1

【数55】

 $\Delta \tau pi = \tau pi \times [\{(-2.29 \times \Delta V dd + (2.21 \times \Delta V cntn)\} / V dd$

【0130】(54)式から(57)式により、次式が

得られる。 $\Delta \tau \text{ni} + \Delta \tau \text{p(i } \pm 1) \infty$ {(-9. $1.7 \times \Delta \text{V dd}$) + (8. $4.9 \times \Delta \text{V cnth}$)

 $X \subset q / I_o$

... (58)

[0131] CCC, $\Delta \tau ni + \Delta \tau p(i \pm 1) = 0$ E τ δ ためには、次式を満たせばよい。

【数59】

V cntn≒ 1. 08× V dd

△Vcntn≒△Vddとして、制御電圧Vcntnを電源電圧V 20 【数60】 ddの変動に合わせて揺らした場合、電源ノイズの影響を

(9. 17-8. 49) / 9. 17≒7%に低減するこ とが見込まれる。

[0132] V smax = 0. $54 \times V dd \ge V thL = 0$. 4

4×Vddの場合、(38)式から(41)式に、(4 ★

... (59)

 $\Delta \tau ni = \tau ni \times [\{(-4.65 \times \Delta V dd) + (5.45 \times \Delta V cntn)\}/V$

dd]

【数63】

☆次式が得られる。

 $\Delta \tau pi = \tau pi \times \{ (-1. 47 \times \Delta Vdd) / Vdd \}$

... (63)

【0135】(60)式から(63)式により、さらに☆

 $\Delta \tau \text{ni} + \Delta \tau \text{p(i } \pm 1$) ∞ { (-10. $74 \times \Delta \text{V dd}$) + (4. $25 \times \Delta \text{V cn}$ tn)) × Cg / I_o

 $[0136]\Delta \tau ni + \Delta \tau p(i \pm 1) = 0$ とするために は、次式を満たせばよい。

【数65】△Vcntn≒2.53×△Vdd··(65) △Vcntn≒△Vddとして、制御電圧Vcntnを電源電圧V

ddの変動に合わせて揺らした場合、電源ノイズの影響を 40 (10.74-4.25) / 10.74≒60%に低減

することが見込まれる。 【0137】以上をまとめると、シャント型の遅延段に

おいて、分岐用のトランスミッションゲートがNMOS トランジスタの場合には、制御電圧ラインと電源ライン との間にキャパシタを設けることにより、また、分岐用 のトランスミッションゲートがPMOSトランジスタの 場合には、制御電圧ラインと接地ラインとの間にキャバ シタを設けることにより、電源ノイズの影響を概ね半減 することができる。

... (64)

【0138】第2実施形態

図13は本発明に係る遅延回路の第2の実施形態を示す 概念図である。本実施形態の遅延回路では、それぞれ異 なる電源電圧依存性を有する電流源の供給電流を加算し て駆動電流を生成することによって、電源ノイズによる 遅延時間の変動を抑制し、電源ノイズの影響を低減す

【0139】図示のように、本実施形態の遅延回路は、 直列接続されている複数の遅延段によって構成されてい る。各遅延段は、例えば、スイッチングトランジスタま たはセレクタトランジスタを含む遅延素子と、遅延素子 に駆動電流を供給する電流源によって構成されている。 例えば、図示のように、遅延素子と電源電圧Vaaとの間 に、少なくとも2ヶ以上の駆動電流 [41,]41, …, [50 4、を供給する電流源が並列に接続され、遅延素子と基準

* τpi∞3. 84×Cg×Vdd/I₀

[0129]

【数56】 $\Delta \tau ni = \tau ni \times \{ (-1. 35 \times \Delta Vdd) / Vdd \}$

··· (56)

【数57】

... (57)

※【数58】

★5)式、(46)式、(49)式、(50)式、(5 1)式、及び(53)式を代入することにより、次式が 得られる。

[0133]

 $\tau ni \approx 0$. $7.8 \times Cg \times V dd / I_o$... (60)

【数61】

τpi∞4. 84×Cq×Vdd/I₀ ... (61)

[0134]

【数62】

... (62)

30 【数64】

電位Vssとの間に、少なくとも2ヶ以上の駆動電流 I,1, I,2, …, I,1を供給する電流源が並列に接続さ れている。

【0140】さらに、それぞれの電流源には異なる電源 電圧依存性を有する。即ち、電源電圧Ⅴ。。が△Ⅴ。。分変 化した場合、各電流源にそれぞれ△Ⅰ 41, △Ⅰ 41, …, △ I 41及び△ I , 1. △ I , 1. …, △ I , 1. の変化が生じた とすると、ΔI 01/I 01 ≠ΔI 02/ΔI 02, ..., ≠ΔI a1/Ia1、同じく、ΔIs1/Is1≠ΔIs2/ΔIs2, \cdots , $\neq \Delta I_{11} / I_{11}$

【0141】電源ライン側の同時にオンしている電流源 の電流の和が出力立ち上がり時の駆動電流となり、即 * *ち、 $Id = \Sigma Idj$ である。その変化量は、 $\Delta Id = \Sigma \Delta$ l djとなる。一方、接地ライン側の同時にオンしている 電流源の電流の和が出力立ち下がり時の駆動電流とな り、即ち、 $Is = \sum Isj$ 、その変化量は、 $\Delta Is = \sum \Delta$ I siとなる。

36

【0142】ここで、τofi を遅延段出力立ち下がり時 の遅延時間、τori を遅延段出力立ち上がり時の遅延時 間とすると、電源電圧Ⅴddに△Ⅴddの変動があったとき に、前記の(6)式、(7)式と同じような関係式が審 10 ける。

[0143]

【数66】

 $\Delta \tau$ of $i = \tau$ of $i = (\Delta V dd - \Delta V thL)/(V dd - V thL)} - (\Sigma \Delta I si/$

 Σ I sj)]

... (66)

【数67】

... (67)

【0144】△ tofi ≒ 0 及び△ tori ≒ 0 とするため には、出力振幅の相対的な変化量(ほぼ電源電圧の相対 20 る。 的な変化量 ΔV ddk C等しい)と電流源の電流値の和の相 対的な変化量(駆動電流の相対的な変化量に等しい)が※

※一致するように設計すれば良い。即ち、次の式が得られ

[0145]

【数68】

 $\{(\Delta V dd - \Delta V thL)/(V dd - V thL)\} = (\Sigma \Delta I si/\Sigma I si)$

... (68)

【数69】 $(\Delta VthL/VthL)=(\Sigma \Delta Idj/\Sigma Idj)$

... (69)

[0146] Σ Isj= Σ Idj=I $_{o}$, VthL =Vdd/z の場合、(12)式と同様に、

 $\Delta V dd / (V dd / z) = (\Sigma \Delta I sj + \Sigma \Delta I dj) / I_b$ 【0147】図14は、本実施形態の遅延回路の一例を 示す構成図である。図示のように、本実施形態の遅延回 路は、遅延部200、交流加算回路(AC加算回路)1 10, 112, 114, 116によって構成されてい る。図示されていない位相比較器やチャージボンプ回路 やループフィルタやパイアス回路などにより、パイアス 電圧Vental, Vental, Vental, Vental, Vental

【0148】遅延部200は、例えば、直列接続されて いる複数の遅延素子によって構成されている。なお、本 40 実施形態の遅延部200を構成する遅延素子は、例え は、CMOSインバータを含み、入力信号に対して所定 の遅延時間を与えた論理反転信号を出力する。各遅延素 子の遅延時間の合計が遅延部200の遅延時間下。であ る。

[0149] AC加算回路110, 112, 114と1 16は、それぞれ電源電圧V。。と基準電位V。。との交流 成分に所定の係数を掛けた結果をそれぞれ Δ V.。1. Δ $V_{c,n}1$, $\Delta V_{c,n}2$, $\Delta V_{c,n}2$ として出力し、パイアス電 圧(または制御電圧)とAC加算回路の出力とを加算

し、加算結果が制御電圧として遅延部100に供給され

【0150】遅延部200において、各遅延段はMOS 型インバータと電流源トランジスタによって構成されて いる。例えば、図示のように、1段目の遅延段は、pM 30 OSトランジスタPlとnMOSトランジスタNlで構 成されているインバータINV1、インパータINV1 のPチャネル側に電流を供給する電流源トランジスタP 11. P12、インバータINV1のNチャネル側に電 流を供給する電流源トランジスタN11,N12によっ て構成されている。

【0151】Pチャネル側電流源トランジスタP11の ゲートに制御電圧V؞٫ が印加され、トランジスタP1 2のゲートに制御電圧V、。、が印加される。Nチャネル 側電流源トランジスタN11のゲートに、制御電圧V 501 が印加され、トランジスタN12のゲートに制御電 圧V、、、が印加される。

【0152】上述した構成を有する遅延部200におい て、各遅延段の遅延時間は、それぞれの遅延段のインパ ータに供給される電流によって制御される。本発明で は、それぞれの遅延段に供給される電流が異なる電源電 圧依存性を持つように制御されていることで、電源ノイ ズの影響を抑制できる。

【0153】(19)式、(20)式の関係より、(6 8) 式、(69) 式は、図14 に対応した形に、それぞ 50 れ次のように書き換えられる。

37

[0154]

* *【数70】

 $\{(\Delta V dd - \Delta V thL)/(V dd - V thL)\}$ = $(\Sigma [\{2 \times I \text{sj/}(V \text{cntnj} - V \text{thn})\} \Delta V \text{cnj}]/\Sigma I \text{sj})$... (70)

【数71】

($\Delta V \text{ thL } / V \text{ thL}$) = $(\Sigma [\{2 \times I pj \times | V cntpj - V thp |\} \Delta | V cpj |] / \Sigma I dj)$... (71)

[0155] さらに、図14において、 ΔV cnj = k cn j Δ V dd、Δ | V cpj | = k cpj Δ V ddであり、仮に、 V thL = V dd / 2, V cntnj = |V cntpj| = V dd /2、Vthn ≒ | Vthp | ≒ Vdd / 6とすると、(70) 式と(71)式との関係は、次に示すように、k cnj と Isj、kcpj と Idjのみで書き表すことができる。 [0156]

【数72】

... (72) $6 \times \Sigma (k \operatorname{cnj} \times I \operatorname{sj}) = \Sigma I \operatorname{sj}$ 【数73】

 $6 \times \Sigma \text{ (k cpj } \times \text{I dj)} = \Sigma \text{ I dj}$... (73)

満足する場合、電源ノイズの影響を非常に小さくすると とが可能である。

[0158] 例えば、今、kcn1 = 0、kcn2 = 0.5 としたとき、(72)式は、6×{0×1s1+0.5× Is2 \Rightarrow { Is1+Is2} $\geq xb$, (Is1/Is2) \Rightarrow (2 /1)で設計すれば良い。

[0159]また、k cn1 = 0、K cn2 = 1. 0とした とき、(72)式は、6×{0×ls1+l.0×ls2} ≒ { I s1+ I s2} となり、(I s1/ I s2) ≒ (5/1) で設計すれば良い。

としたとき、(72)式は、6×{0.05×1s1+ 0. 5×1s2) ≒ { I s1+ I s2} となり、(I s1/ I s 2) ≒ (2.86/1)で設計すれば良い。

【0161】第1の回路例

図15は本発明に係る遅延回路の第2の実施形態を適用 した第1の回路例を示す回路図である。図示のように、 本例の遅延回路は、遅延部200a及び当該遅延部20 Oaに制御電圧あるいはバイアス電圧を供給するAC加 算手段によって構成されている。遅延部200aは、電 40 源ライン側および接地ライン側にMOS型の電流源トラ ンジスタが設けられているインバータ型の遅延段によっ て構成され、電流源の制御電圧あるいはバイアス電圧と して、Vcntp1、Vcntp2、Vcntn1、Vcntn2が供給 されている。

【0162】例えば、初段の遅延段において電源ライン 側の電流源は、Vcntp1 がゲートソース間に入力され、※

※トランジスタサイズがWp1/Lp1のPMOS電流源トラ 10 ンジスタPllと、V cntp2 がゲートソース間に入力さ れ、トランジスタタイズがWp2/Lp2のPMOS電流源 トランジスタP12が並列に接続している。また、初段 の遅延段の接地ライン側の電流源は、V cntn1 がゲート ソース間に入力され、トランジスタサイズがWn1/Ln1 のNMOS電流源トランジスタN11と、V cntn2 がゲ ートソース間に入力され、トランジスタサイズがWn2/ Ln2のNMOS電流源トランジスタN12が並列に接続 している。

【 0 1 6 3 】制御電圧またはバイアス電圧 V cntp1 、 V 【0157】(72)式と(73)式及び上記の仮定を 20 cntp2、Vcntn1、Vcntn2の供給ラインには、電源電 圧の変動をある適当な割合でフィードバックするAC的 加算手段が設けられている。例えば、初段の遅延段にお いて、上記のトランジスタN11のV qsにおける△V cn 1 の電圧を加算するAC的な手段は、NMOSlのゲー ト入力ラインと接地ラインの間に設けられたキャパシタ Csn1 とN11のゲート入力ラインと電源ラインの間に 設けられたキャパシタCdn1 によるAC的な分圧回路で 構成され、トランジスタN12のVqsにおける△Vcn2 の電圧を加算するAC的な手段は、N12のゲート入力 30 ラインと接地ラインとの間に設けられたキャパシタCsn 2 とN12のゲート入力ラインと電源ラインとの間に設 けられたキャバシタCoh2 によるAC的な分圧回路で構 成される。

> 【0164】トランジスタP11のV asにおける ΔV cp 1の電圧を加算するAC的手段は、Pllのゲート入力 ラインと電源ラインとの間に設けられたキャパシタCdp 1 とP11のゲート入力ラインと接地ラインの間に設け たキャバシタCsp1 によるAC的分圧回路で構成され、 トランジスタP12のVgsにおける△Vcp2の電圧を印 加するAC的手段は、P12のゲート入力ラインと電源 ラインの間に設けたキャバシタCop2 とP12のゲート 入力ラインと接地ラインの間に設けたキャパシタCsp2 によるAC的な分圧回路で構成される。

【0165】即ち、分圧回路によって得られた制御電圧 の変動分は、それぞれ次式によって求められる。

【数74】

 $\Delta V cnj = \{C dnj / (C snj + C dnj)\} \Delta V dd = k cnj \times V dd$ 但し、k cnj = {Cơnj / (Csnj + Cơnj)}

... (74)

* *【数75】

 $|\Delta V_{cpj}| = \{C_{spj} / (C_{dpj} + C_{spj})\} \Delta V_{dd} = k_{cpj} \times V_{dd}$ 但し、kcpj = {Cspj / (Cdpj + Cspj)} ... (75)

【0167】(19)式と(20)式の関係より、(7 ※れ次のように書き換えられる。

0) 式、(71) 式は、図15 に対応した形に、それぞ※ 【数76】

 $\{(\Delta V dd - \Delta V thL) / (V dd - V thL)\}$

= $2\Sigma \{ (Wnj/Lnj) (V cntnj - V thn) \Delta V cnj \} / \Sigma \{ (Wnj/Lnj) (V cntn v thn) \Delta V cnj \} / \Sigma \}$

j - V thn)**2

... (76)

[0168]

[0166]

★ ★【数77】

 $(\Delta V \text{thL} / V \text{thL})$ = $2\Sigma \{ (Wpj/Lpj)(| Vcntpj - Vthp |) \Delta | Vcpj | \} / \Sigma \{ (Wpj/Lpj) \}$ j)(Vcntpj - Vthp)**2 }

... (77)

【0169】上記の(74)式から(77)式を満足す るように遅延回路を設計することにより、電源ノイズの 影響の小さいインバータ型の遅延回路、電圧制御遅延回 路、電圧制御発振回路を実現できる。

【0170】(3)式から(28)式の導出過程を参考 20 にすると、△V thL が分からない場合でも、V thL ≒V☆

☆ dd/2で、連続した遅延段2段で電源ノイズの影響を吸 収できれば良い場合には、(76)式と(77)式の左 辺は、 $\Delta V dd/V dd$ に置き直すことが可能である。即 ち、次の式が得られる。

[0171]

【数78】

 $(\Delta V dd / V dd)$ = $2\Sigma \{ (Wnj/Lnj) (Vcntnj - Vthn) \Delta Vcnj \} / \Sigma \{ (Wnj/Lnj) (Vcntn) \}$ j - V thn)**2

... (78)

【数79】

 $(\Delta V dd / V dd)$ = $2\Sigma \{ (Wpj/Lpj)(| Vcntpj - Vthp |) \Delta | Vcpj | \} / \Sigma \{ (Wpj/Lp) \}$ i)(Vcntpj - Vthp)**2 }

【0172】第2の回路例

図16は本発明に係る遅延回路の第2の実施形態を適用 した第2の回路例を示す回路図である。 図示のように、 本例の遅延回路は、図15に示す本実施形態の第1の回 路例と異なる点は、本例の遅延回路において制御電圧あ るいはバイアス電圧として供給されるVcntp1、Vcntp 2、Vcntn1、Vcntn2 のうち、Vcntp2 とVcntn2 に ついては、AC的加算手段が設けられているが、Vcntp 1 と V cntn1 については、キャパシタの分圧によるA C 的加算手段が設けられているのではなく、電源電圧の変 40 動の影響を防ぎ、ゲートソース間電圧を安定化させるた めのキャパシタ Cdp1, Csn1 のみ設けられている点で ある。・

【0173】トランジスタNM11のVgsにおける電源 電圧の変動△Vddによる影響を発生しにくくする手段と して、N11のゲート入力ラインと接地ラインとの間に キャパシタCsn1 が設けられており、トランジスタP 1 1のVgsにおける電源電圧の変動による影響を発生しに くくする手段として、P11のゲート入力ラインと電源 ラインとの間にキャパシタCdp1 が設けられている。即 50 ジスタPl2のVgsへのAC的な加算手段は、Pl2

... (79)

5、 Δ V c n l = 0、 Δ V c p l = 0 である。このた め、入力される制御電圧またはパイアス電圧Vcntp1 と Vcntn1 は、電源電圧V。の変動による影響を受けるこ となく、遅延部200aに供給される。

【0174】遅延部200aにおいて、例えば、初段の 遅延段では、CMOSインバータの電源ライン側に接続 されている電流源トランジスタPllのゲートに、制御 電圧Vcp1 =Vcntp1 が印加され、電流源トランジスタ P12のゲートに、制御電圧Vcp2 = Vcntp2 + ΔVcp 2 が印加される。一方、CMOSインバータの接地ライ ン側に接続されている電流源トランジスタN11のゲー トに、制御電圧Vcn1 = Vcntp1 が印加され、電流源ト ランジスタN12のゲートに、制御電圧Vcn2 = Vcntp 2 + Δ V cn2 が印加される。

【0175】トランジスタN12のVgsへのAC的な 加算手段は、N12のゲート入力ラインと接地ラインと の間に設けられたキャパシタCsn2とN12のゲート 入力ラインと電源ラインとの間に設けられたキャパシタ Cdn2からなるAC的な分圧回路で構成され、トラン

```
のゲート入力ラインと電源ラインとの間に設けられたキャパシタCdp2とP12のゲート入力ラインと接地ラインとの間に設けられたキャパシタCsp2からなるAC的な分圧回路で構成されている。即ち、電源電圧Vaaの変動△Vddによって制御電圧Vcntn2とVcntp2に与える影響△Vcn2と△Vcp2は、それぞれ次式によって求まる。
```

* [0176] [数80] ΔVcn2 = {Cdn2 / (Csn2 + Cdn2)} × ΔVdd … (80) [数81]

42

|ΔVcp2 |= {Csp2 / (Cdp2 + Csp2) } ×ΔVdd … (81) h2 及びCdn2 . Csp2 の値は、 10※【0177】

【数82】

キャパシタCsn2, Cdn2 及びCdp2, Csp2 の値は、AC的分圧とDC的な分圧が一致するような比に設定する。即ち、次式が得られる。

{Cdn2 / (Csn2 + Cdn2)} = (Vcntn2 / Vdd)
... (82)

【数83】

 ${Csp2 / (Cdp2 + Csp2)} = (|Vcntp2| / Vdd)$... (83)

【0178】したがって、 ΔV cn2 と ΔV cp2 は、それぞれ次式によって求まる。

【数84】

 $\triangle V cn2 = (V cntn2 / V dd) \times \triangle V dd \cdots (84)$ 【数85】

 $\Delta V_{cp2} = (V_{cntp2} / V_{dd}) \times \Delta V_{dd} \cdot \cdot \cdot (85)$

[0179] ζζζ, ΔVcn=0, ΔVcpl=0₺★

{ (Wn1/Ln1) / (Wn2/Ln2) }

 $= \{ (V_{cntn2} - V_{thn})(V_{cntn2} + V_{thn}) / \{ (V_{cntn1} - V_{thn}) **2 \}$ $\cdots (86)$

る。

[0180]

【数86】

【数87】

{ (Wp1/Lp1) / (Wp2/Lp2) } $= { (Vcntp2 - Vthp)(Vcntp2 + Vthp)} / { (Vcntp1-Vthp)**2 }$... (87)

【0181】例えば、Vcntn1 = |Vcntp1| = (1/2)Vdd、 $Vcntn2 = |Vcntp2| = (\sqrt{5/6})Vdd = 0.373 V$ dd、さらにVthn = |Vthp| = (1/6) Vddの場合に、 {(Wn1/Ln1) / (Wn2/Ln2)} = {(Wp1/Lp1) / (Wp2/Lp2)} = {(Wp2/Lp2)} = {(Wp1/Lp1) / (Wp2/Lp2)} = {(Wp2/Lp2)} = {(Wp2/Lp2

【0182】このような回路構成にすることで、好適には、Vcntn1とVcntp1の方を、チャージポンプ出力に連なる制御電圧専用の供給ラインとして用いて、Vcntp2とVcntn2の方を、電源ノイズの影響を低減するため 40のパイアス電源専用の供給ラインとして用いるというように目的を分けて設計することができる。さらに好適には、Vcntn2を発生するパイアス回路およびVcntp2を発生するパイアス回路130と132を設けて、それらのパイアス回路は電源ノイズの影響を低減するためのDC的な加算手段としての働きをさせる。

【0183】パイアス電圧Vcntn2 を発生するバイアス 回路132において、電流源トランジスタN12のゲー☆

☆ト入力ラインと接地ラインとの間に、抵抗成分Rsn2 と電流源トランジスタN12のゲート入力ラインと電源 ラインとの間の抵抗成分Rdn2の分圧比により、次式 に示す分圧電圧Vcntn2が発生される。

★よび (84) 式、(85) 式を (78) 式と (79) 式

20 るトランジスタサイズの比は、次式によって与えられ

へ代入してまとめると、電源ノイズの影響を小さくでき

[0184]

【数88】

 $Vcntn2 = \{Rsn2 / (Rsn2 + Rdn2)\} \times Vdd$... (88)

○ 【0185】パイアス電圧Vcntp2 を発生するパイアス 回路130において、電流源トランジスタP12のゲー ト入力ラインと電源ラインとの間の抵抗成分Rdp2と 電流源トランジスタP12のゲート入力ラインと接地ラ インとの間の抵抗成分Rsp2の分圧比により、次式に 示す分圧電圧Vcntp2 が発生される。

[0186]

【数89】

 $|V_{cntp2}| = {R_{dp2} / (R_{dp2} + R_{sp2})} \times V_{dd}$

... (89)

・【0187】DC的な加算は、当然なことながら、(8 8) 式、(89) 式より、それぞれ次式のように求めら れる。

43

[0188]

【数90】

 $\Delta V cn2 = (V cnin2 / V dd) \times \Delta V dd$

... (90)

【数91】

 $\Delta V cp2 = (Vcntp2 / Vdd) \times \Delta Vdd$

... (91)

【0189】本例の遅延回路において、キャパシタから なるAC的な加算手段だけでなく、抵抗素子で構成され るDC的な加算手段も備わっているため、広い周波数成 分の電源ノイズに対して有効である。

【0190】第3の回路例

図17は本発明に係る遅延回路の第2の実施形態を適用 した第3の回路例を示す回路図である。本回路例が図1 6に示す第2の回路例と異なる点は、制御電圧あるいは バイアス電圧として供給される V cntp1 、 V cntp2 、 V cntn1 、V cntn2 のうち、V cntp2 とV cntn2 が共通の 20 ラインで供給される点である。

V cntn2 = (V dd + V thn - | V thp |) /2 = V dd/2

【数94】

 $|V_{cntp2}| = (V_{dd} + |V_{thp}| - V_{thn}) / 2 = V_{dd} / 2$

... (94)

30 り生成される。

【0195】図17に示すように、DC的加算手段を兼 ねた基準電圧発生回路は、好適には、電流源トランジス タN12とP12の共通のゲート入力ラインと接地ライ ンとの間の抵抗成分Rs2と、電流源トランジスタN1 2とP12の共通のゲート入力ラインと電源ラインとの※

【数95】 $V_{cntn2} = \{R_{s2}/(R_{s2}+R_{d2})\} \times V_{dd} = V_{dd}/2$... (95)

【数96】

 $|V_{cntp2}| = {R d2/(R s2 + R d2) \times V dd = V dd/2}$

なお、ここで、Rs2≒Rd2である。抵抗部分Rs 2. Rd2はMOSトランジスタなどで形成しても良 トプ

【0197】また、図18に示すように、DC的加算手 40 段を兼ねた基準電圧発生回路は、好適には、電源ライン 側に設けられたVthp 分の電圧を発生するためのゲート とドレインが接続したPMOSトランジスタと、接地ラ イン側に設けられたV thn 分の電圧を発生するためのゲ ートとドレインが接続したNMOSトランジスタと、上 記、2つのトランジスタのドレイン間を直列に接続する 同じ抵抗値の2つの抵抗索子Rd2とRs2からなる分 圧回路142aを含む。分圧回路142aにおいて、2 つの抵抗素子d2とRs2の接続中点より基準電圧(バ イアス電圧)が出力される。なお、図18において、分 50 まる。

...(96)圧回路142aを除けば、他の各構成部分は、図17に

※間の抵抗成分Rd2で構成されている分圧回路142を

【0196】即ち、バイアス電圧は、DC的な分圧によ

[0198] 遅延部200aにおいて、例えば、初段の 遅延段の電流源トランジスタN 12のVgsへのAC的 な加算手段及び電流源トランジスタP12のVgsへの AC的な加算手段は、共通のゲート入力ラインと接地ラ インのと間に設けられたキャパシタCs2と共通のゲー ト入力ラインと電源ラインとの間に設けられたキャパシ タCd2によるAC的な分圧による。なお、図17及び 図18において、Cs2≒Cd2である。即ち、遅延部 200aの電源ライン側電流源トランジスタに供給され る制御電圧Vcp2及び接地ライシ側トランジスタに供 給される制御電圧Vcn2は、それぞれ次式によって求

* 【0191】図17に示すように、遅延部200aにお いて、各遅延段の電源ライン側の電流源トランジスタに 供給される制御電圧Vcp2 = Vcntp2 + ΔVcp2 と接地 ライン側の電流源トランジスタに供給される制御電圧V cn2 = V cntn2 + Δ V cn2 は、同じ制御電圧ラインで供 給される。

【0192】例えば、初段の遅延段において、接地ライ ン側の電流源トランジスタN12のゲート入力ラインと 電源ライン側の電流源トランジスタP12のゲート入力 10 ラインは共通であり、概ね、トランジスタN12とトラ ンジスタ P 1 2 の実効的なゲートソース間電圧が同じに なるような制御電圧(Vcp2 とVcn2)が基準電圧発生 回路140により供給される。

【0193】即ち、次の式が成り立つ。

【数92】

 $V_{cntn2} - V_{thn} = |V_{cntp2} - V_{thp}| \cdots (92)$ [0194] ところで、Vcntn2 + | Vcntp2 | = Vdd であるから、次の式が得られる。

【数93】

... (93)

示す第3の回路例とほぼ同じである。

[0199]

* *【数97】

 $\Delta V cn2 = \{Cd2/(Cs2+Cd2)\} \times \Delta V dd = \Delta V dd/2$

... (97)

【数98】

 $|\Delta V cp2| = \{Cs2/(Cd2+Cs2)\} \times \Delta V dd = \Delta V dd/2$

... (98)

【0200】さて、バイアス電圧側、即ち、電圧Vcntn 2 とVcntp2 側において、Vcntn2≒ | Vcntp2 | ≒ Vd d∕2であり、制御電圧側、即ち、電圧Vcntn1 とVcnt p1側においても、Vcntn1 ≒ | Vcntp1 | ≒Vdd∕2で 10 【数99】

※ズの影響を小さくできるトランジスタサイズの比は、次 式によって与えられる。

[0201]

あるとすると、 (86) 式と (87) 式より、電源ノイ※

 ${(Wh1/Ln1)/(Wh2/Ln2)} = [{(Vdd/2) + Vthn)/{(Vdd/2)} -$ V thn }]

... (99)

【数100】

 ${Wp1/Lp1}/{Wp2/Lp2} = [{(Vdd/2) + |Vthp|)}/{(Vdd/2)}$ /2) - | Vthp | }]

... (100)

【0202】例えば、Vthn ≒ | Vthp | ≒ (1/6) Vdd /(Wp2 /Lp2)) ≒2となる。

【0203】とのような回路構成にすると、AC的加算 手段に必要なキャパシタの個数とDC的加算手段に必要 な抵抗素子の個数が半分にできるし、好適には、制御電 圧の反転電圧を発生させるための基準電圧(≒Vdd/ 2) 発生回路の出力をそのまま利用することにより、回 路規模の増加を遅延段の電流源トランジスタの増加のみ

に抑えられるという利点がある。

【0204】図20は、図17及び図18に示す本発明 の第2の実施形態を適用した第3の回路例を電圧制御発 30 振回路に適用した場合のシミュレーションの結果を示し ている。図20において、W4 が電源ノイズがない場合 のシミュレーション波形で、₩5 が電源ノイズがある場 合の従来例を用いたシミュレーション波形で、₩6 が電 源ノイズがある場合の本第3の回路例を用いたシミュレ ーション波形である。図示のように、本発明の第2の実 施形態を適用した遅延回路により、電源ノイズによる影 響が大幅に低減され、ジッタが大幅に低減できることが 明らかである。

★【0205】図19に本発明の第2の実施形態の第3の の場合、{(Wn1/Ln1)/(Wn2 /Ln2)} ≒ {(Wp1/Lp1) 20 回路例のさらに別の構成例を示す。図18に示した構成 例と異なる点は、遅延段を構成するインバータが差動構 成になっている点である。このように差動構成の遅延段 にはなっているが、遅延時間の制御電圧依存性は、カレ ントミラー型のような本当の差動型の遅延段の特性より も、インバータ型の遅延段の特性に近いため、本発明の 電源ノイズの影響を低減する方法を適用できる。

【0206】第3の実施形態

本実施形態では、上述した本発明の第1及び第2実施形 態における電源ノイズの影響の低減方法を適用した電圧 制御遅延回路、あるいは、電圧制御発振器の制御電圧範 囲、発振周波数範囲を拡大する方法にを明らかにする。 【0207】まず、ここで、τofi を遅延段出力立ち下 がり時の遅延時間、 tori を遅延段出力立ち上がり時の 遅延時間とすると、電流源型の遅延段について、本発明 の第1あるいは第2の実施形態における電源ノイズの影 響の低減方法をまとめた式は以下のように書き表せる。

[0208]

【数101】

 $\Delta \tau$ of i = τ of i ({($\Delta V dd - \Delta V thL$)/(V dd - V thL)} - [2 Σ {(Wnj /Lnj)(V cntnj -V thn) k cnj ΔV dd) Σ {(Wnj/Lnj) (V cntnj -V thn)** 2 }])

... (101)

☆ ☆【数102】

 $\Delta \tau$ or τ = τ or τ (ΔV thL τ / V thL) - [2 Σ { (Wpj/Lpj)(| V cntpj - V thp |) k cpj ΔV dd} $/\Sigma$ { (Wpj/Lpj) (V cntpj -V thp)**2 }])

... (102)

[0210] at Vdd-VthL = VthL = Vdd/2v. Vcntnj = | Vcntpj | = Vctypとすると、(101) [0211] 【数103】

式と(102)式は、下記に変形される。

[0209]

50

 $\Delta \tau ofi = \tau ofi \times (\Delta V dd/V dd) \times \{1 - (\{V dd/(V ctyp-V thn)\}\}$ $\{2\Sigma \{(Wnj/Lnj) \ k \ cnj \} / \Sigma (Wnj/Lnj) \}$

... (103)

[0212]

* *【数104】

 $\Delta \tau$ ori = τ ori \times ($\Delta V dd/V dd$) \times {1 - ({V dd/ (V ctyp - | V thp)}

... (104)

【0213】(103)式と(104)式において、 {Vdd/(Vctyp-Vthn)} 及び {Vdd/(Vctyp-| 関係なく、一定の値に保ては、特定のkcnj、kcpj、 Wnj/ Lnj、Wpj/ Lpjの組み合わせでも、制御電圧V ctypに関係なく△ τofi ≒ △ τori ≒ 0 とすることがで きる。即ち、次式を満足するようなフィードバックルー プを設ければ良い。

[0214]

【数105】

... (105) $k1 \times V dd = V ctyp - V thn$

【0215】ただし、Vctypに追従してVddも変化する ため、Vctypに対する遅延時間の変化率(即ち、VCO 20 回路のゲイン)が約2/3に落ちて発振周波数域が狭く なることと、Vctypの電圧に従って、遅延段出力の振幅 が変化するため、他の回路とのインターフェイスを考え なければいけないととに注意する必要がある。さらに、 外付け回路で遅延段のVddを発生させる場合には、Vct ypの最大電圧に対応したV ddの最大電圧がデバイスの最 大電圧を越える恐れがあることなどに、注意を要する。※

 $V_{cmp} = \{R1 / (R1 + R2)\} \times (V_{odd} - V_{GS}) + V_{GS}$

【0219】さらに、図21及び図22に示す回路にお 30 電圧制御発振回路の第4の実施形態を示す回路図であ いて、Vctyp=Vcmp になるように制御されるので、

(102)式、(103)式より、次式が得られる。

【数107】

 $(R2/R1) = \{ (1-k1)/k1 \} \cdots (107)$ 【数108】

 $VGS = \{1/(1-k1)\} \times V \text{ thn} \cdots (108)$

【0220】(108)式より、図23における電圧V CSを発生するトランジスタは、k1の値によっては、2 段あるいは3段でも良い。また、VGSを発生するトラン ジスタがなく抵抗だけの分圧による場合でもある程度の 40 効果は得られる。

【0221】(103)式、(104)式における{V dd/ (Vctyp-Vthn)} 及び {Vdd/(Vctyp-|Vth p |) } の値を一定に保つその他の方法として、これら の項とkcnj やkcpj を掛け合わせた値の変動を少なく する方法が考えられる。k cnj と k cpj は、(74) 式、(75)式で与えられるが、これらのキャパシタを ト 接合容量で形成したとする。

【0222】第4の実施形態

図24は、本発明の遅延回路、電圧制御遅延回路または 50 式は、次のように与えられる。

※【0216】図21は、本発明の第3の実施形態の遅延 回路、電圧制御遅延回路及び電圧制御発振回路を示す構 Vthp |)}の項は、電源電圧Vg。や制御電圧Vctypに 10 成図である。図示のように、本実施形態では、電源ノイ ズの影響を低減できる制御電圧範囲、発振周波数範囲を 拡大するため、制御電圧と電源電圧が一定の関係を保つ 手段が設けられる。

> 【0217】図21では、PLL、またはDLLにより 制御電圧Vontn1を制御して、Vontn1により遅延回路 (または電圧制御遅延回路、電圧制御発振回路)に供給 される電源電圧Vaaを制御する場合の回路例である。な お、図22は、PLL、DLLにより遅延回路に供給さ れる電源電圧V。。を制御し、さらに電源電圧V。。により Vcntn1 を制御する場合の回路例である。さらに、図2 3は(105)式の関係を成り立たせるための参照電圧 Vcmp を発生するための参照電圧発生回路170を示す 回路図である。

【0218】図23において、参照電圧Vcmp は、次式 によって与えられる。

【数106】

... (106)

る。本実施形態では、電源ノイズの影響を低減できる制 御電圧範囲、発振周波数範囲を拡大するため、AC的加 算手段を構成する容量素子に電圧可変容量素子、即ち接 合容量素子を用いる。

【0223】通常、半導体素子に生成される接合容量C jの容量値は、次式によって与えられる。

Cj (VBD) = C0 / { (Vpb+VBD)**nj }

... (109)

【0224】(109)式において、VBDは外部からP N接合に印加される逆パイアス電圧、Cj (VBD)は、 電圧VBDが印加されるときの容量値、Vpb及びmj は、デバイス定数である。通常シリコン(Si)半導体 チップの中では、Vpb≒1.0V、mj≒0.5の程度 の値をとるが、周波数逓倍やパラメトリック増幅用のパ ラクタには、傾斜接合(m≒1/3)、階段接合(mj≒ 1/2) が多く使われ、電子同調用の可変容量ダイオード には、超階段接合 (mj ≒1/2 ~8) が多く使われる。 【0225】図24に対応した接合容量の電圧依存性の

```
特開2002-50945
```

```
(26)
                                            49
                                     C dnj = C dn0j / \{ (V pb + V dd - V cntnj) **m jp \}
                                     C snj = C sn0j / \{ (V pb + V cntnj)**m jn \}
                                     Cspj = Csp0j / \{ (Vpb+Vdd-|Vcntpj|)** mjn \}
                                     C dpj = C dp0j / \{ (V pb + | V cntpj |)** m jp \}
                                                                                                 * tnj = | Vntpj | = Vctypにおいて、ドレイン電圧の変
となる。ある電圧における規格化した変化率△Cj/C
                                                                                                     化ΔV cnj 、Δ | V cpj | に対する各々の容量素子の規
j は、次式によって与えられる。
                                                                                                     格化した変化率ACi/Cjは、次のようになる。
【数110】
   \Delta Cj / Cj = -mj \ VBD/ \ (Vpb + VBD)
                                                                                                      [0227]
                                                                 ... (110)
 【0226】標準の電源電圧Vdd、標準の制御電圧Vcn×10
                                     \Delta C dnj / C dnj = mjp \times \Delta V cnj / (Vpb + V dd - V ctyp)
                                     \Delta Csnj / Csnj = -mjn \times \Delta Vcnj / (Vpb + Vctyp)
                                     \Delta C_{spj} / C_{spj} = m_{jn} \times \Delta | V_{cpj} | / (V_{pb} + V_{dd} - V_{ctyp})
                                     \triangle Cdpj / Cdpj = -mjp \times \Delta | Vcpj | / (Vpb + Vctyp)
                                                                                                 ※【数111】
 [0228] (73)式、(74)式より次の式が得ら
れる。
                                     \Delta k cnj / k cnj = (\Delta C dnj/C dnj) - {(\Delta C snj + \Delta C dnj)/(C snj + C)}
                                  dnj)}
                                                                   = (1 - k cnj) \{ (\Delta C dnj/C dnj) - (\Delta C snj / C snj) \}
                                                                   = (1 - k cnj) \Delta V cnj[\{m jp/(V pb + V dd - V ctyp)\} +
                                    {mjn/(Vpb+Vctyp)}]
                                                                                                      ... (111)
                                                                                           ★ ★【数112】
 [0229]
                                     \Delta k cpj / k cpj = (\Delta C spj / C spj) - {(\Delta C dpj + \Delta C spj)/(C dp)}
                                  j + Cspj)}
                                                                   = (1 - k cpi) \{ (\Delta C spj/C spj) - (\Delta C dpj/C dpj) \}
                                                                   = (1 - k cpj)\Delta | V cpj | [\{m jn/(Vpb + V dd - V ctvp\}]\}
                                  ) + \{m jp/(Vpb+Vctyp)\}
                                                                                                       ... (112)
 【0230】(103)式と(104)式における{V 30☆ Δkvn/kvn≒-ΔVctyp/(Vctyp-Vthn)
                                                                                                                                                                        ... (115)
dd/(Vctyp-Vthn)) 及び {Vdd/(Vctyp-|Vth
                                                                                                        【数116】
p | ) } の項をそれぞれ次式のようにおく。
                                                                                                          \Delta kvp/kvp = -\Delta Vctyp/(Vctyp-|Vthp|)
 [0231]
                                                                                                                                                                        ... (116)
  【数113】
                                                                                                       【0233】標準の制御電圧Vctypをずらしても、電源
kvn = \{V dd / (V ctyp - V thn)\} \cdots (1 1 3)
                                                                                                       ノイズの影響を低減する効果が同じように得られるため
  【数114】
                                                                                                      には、(111)式、(112)式と(115)式、
k vp = \{V dd / (V ctyp - | V thp |)\} \cdots (114)
                                                                                                        (116) 式の相対変化率がお互いにキャンセルし合え
  【0232】標準の電源電圧Vdd、標準の制御電圧Vcn
                                                                                                      ば良い。したがって、次の式が得られる。
tnj = | V cntpj | = V ctypにおいて、制御電圧の変化
ΔV ctypに対するk vn、k vpの規格化した変化率Δk vn 40 【0234】
/k vn、△k vp/k vpは、それぞれ次の式によって求ま
                                                                                                        【数117】
 る。
  【数115】
                                                                                           ☆
                                       1 / (V ctyp - V thn)
                                          = (1 - k cnj) [ \{m jp/ (Vpb+Vdd-Vctyp) \} + \{m jn/(Vpb+Vctyp)\} + \{m jn/
                                   yp) ] ]
                                                                                                       ... (117)
```

◆ ◆【数118】

 $= (1 - k cpj) [\{m jn/ (Vpb+V dd-V ctyp) \} + \{m jp/(Vpb+V ctyp) \}$

1/(V ctyp - |V thp|)

[0235]

※層かN+拡散層のどちらか一方だけ超階段接合の可変容

10 の Δ Csnj = 0または Δ Cdnj = 0、(112)式の Δ

量ダイオードを形成可能にした場合)は、(111)式

Cdpj = 0または $\Delta Cspj = 0$ に相当するので、逆にm

j には、2倍の値が必要になる。即ち、mjは次式によ

51 yp) }]

... (118)

【数119】

*と、血」は、次式のように求められる。

[0236]例えば、仮に、Vctyp=Vdd/2、Vthn = |Vthp |=Vdd/6、kcnj = kcpj = kcj、Vpb =1Vとして、そして、仮に、mjn=mjp=mj とする *

 $m_j = (3/4) \{1/(1-kc_j)\} \{(2+Vdd)/Vdd\}$

... (119)

【0237】したがって、

kcj=1/2、Vdd=3. 3Vのとき、mj = 2. 4

kcj=1/2、Vdd=2. 2Vのとき、<math>mj = 2. 9

kcj=1/6、Vdd=3. 3Vのとき、mj ≒1. 4

kcj=1/6、Vdd=2. 2Vのとき、mj=1. 7 の超階段接合の可変容量ダイオードを用いれば良い。

【0238】Csnj とCdnj のうちのどちらか一方、Cdpj とCspj のうちのどちらか一方を電圧依存性のない容量素子にした場合(例えば、プロセスとしてP+拡散※

 $m_j = (3/2) \{1/(1-kc_j)\} \{(2+Vdd)/Vdd\}$

.

··· (120)

って求められる。

[0239]

【数120】

【0240】したがって、

k cj = 1/2、V dd = 3. 3 V のとき、<math>mj = 4. 8 k cj = 1/2、V dd = 2. 2 V のとき、<math>mj = 5. 7

kcj=1/6、Vdd=3. 3Vのとき、mj = 2. 9

kcj=1/6、Vdd=2.2Vのとき、mj≒3.4 の超階段接合の可変容量ダイオードを用いれば良い。

【0241】ただし、ウェハ製造工程において、超階段接合の不純物プロファイルを形成するため、パターニング工程とインプラ工程が必要であり、既存のインプラをうまく組み合わせるなどの工程増加を減らすような工夫が必要である。また、接合面におけるPN両方の不純物 濃度が高いとブレークダウン電圧が低下したりリーク電 30流が増加したりすることがあるので注意を要する。

[0242]なお、超階段接合容量素子を形成する場合に、ウェハプロセスが複雑になり、その結果、半導体チップのコストアップにつながる可能性が高い。この問題を解決するために、疑似的な可変容量素子によって制御電圧を制御する方法が有効である。

【0243】第5の実施形態

図25は、本発明の遅延回路、電圧制御遅延回路または電圧制御発振回路の第5の実施形態を示す回路図である。図示のように、本実施形態では、疑似的な可変容量 40 素子を用いて制御電圧Vcntn2及びVcntp2を生成するAC的加算手段を構成することによって、電源ノイズの影響を低減できる制御電圧範囲、発振周波数範囲の拡大を実現する。本実施形態では、疑似的な可変容量素子を用いることにより、超階段接合の容量素子を不要にし、ウェハブロセスの簡略化をはかり、製造コストの抑制を実現する。

★【0244】図26は、本発明の疑似的な可変容量素子 20 の構成を示す回路図である。図示のように、疑似的な可 変容量素子160は、2の幕乗に従って容量値が設定さ れたn個のキャパシタと、それぞれのキャパシタに接続 されたn個のインバータと、これらのインバータに制御 信号を供給する容量分圧比選択回路162によって構成 されている。

[0245] キャバシタの一方の端子が共通に接続され、他方の端子がそれぞれインバータの出力端子に接続されている。インバータの入力端子は容量分圧比選択回路162に接続されている。容量分圧比設定回路162は、入力される容量分圧比設定信号S、にしたがってそれぞれのインバータに制御信号を出力する。インバータの出力信号B0、B1、…、B(n-1)に応じて、各キャパシタの容量が制御される。例えば、インバータの出力がハイレベルのとき、そのインバータの出力端子に接続されているキャパシタは電源ラインに接続した容量素子として働く。一方、インバータ出力信号がローレベルのとき、そのインバータの出力端子に接続されているキャパシタは接地ラインに接続した容量素子として働く。

0 【0246】この可変容量素子160をAC的加算手段 として用いた場合、インバータ出力がハイレベルのとき Bi=1、インバータ出力がローレベルのときBi=0 とすると、電源電圧の変動を制御電圧やパイアス電圧に フィードバックする割合kcjは、次の式によって与えら れる。

[0247]

【数121】

 $k c_j = (1/2) \{B0 + B1/2 **1 + B2/2 **2 + \dots + B(n-2)/2 ** (n-2) + B(n-1)/2 **(n-2) \}$

... (121)

即ち、k c j は 0 から 1 まで、1 / 2 **(n-1) 刻みで可 変できる。

53

【0248】図27が疑似的に可変な特性にするための 制御回路の例である。例えば、割り込み信号が発生し、 モードが変化したときに、モード毎の初期設定プログラ ムにより、疑似的な可変容量素子や可変の抵抗分圧回路 に対して、電源電圧、温度またはプロセスパラツキが標 準の状態でモードとしては最適とされる設定をまず与え る。そして、実際は諸条件が異なり、制御電圧が変わっ ているので、好適には、AD変換器で時々制御電圧をモ 10 ニターして、電源ノイズの影響が小さくなるように再設 定しフィールドバックをかけていく。

【0249】とのような制御を行なうことで、制御電圧 が変化しても、ほぼ電源ノイズの影響を低減した状態を 保つことが可能である。制御系の回路規模は非常に大き いが、ドットクロックを発生させるためのPLL回路を マイクロコンピュータなどの半導体チップに搭載した場 合などは、ハードウェアの増加はほとんどなく、ソフト ウェア (プログラム) の改良のみによってほとんど実現 できるので、コストの増加が必要最小限に抑制しなが ち、電源ノイズの影響を低減できる遅延回路、電圧制御 遅延回路または電圧制御発振回路を実現できる。なお、 図示しないが図3、図9、図15、図16、図17、図 24、図25に示した遅延段を図19に示したような差 動構成の遅延段に置き換えた実施形態においても、本発 明の電源ノイズの影響を低減する効果を得ることができ

【0250】第6の実施形態

本発明の第6の実施形態では、相反する遅延時間の電源 電圧依存性を有する2種類以上の遅延段群の組み合わせ によって複合遅延回路を構成することによって、遅延回 路全体の遅延時間が電源電圧の依存性を低減できる遅延 回路、電圧制御遅延回路または電圧制御発振回路を提供 する。

【0251】図28は、従来のインバータ型遅延段を用 いた電圧制御発振回路の一例を示す回路図である。図示 のように、インバータ型の遅延段を用いたVCDやVC Oにおいては、出力信号を取り出したり、スタンバイの とき回路を停止させたり、複数の位相がずれた信号を取 り出したり、あるいは、汎用性を持たせるため遅延段の 段数を可変にしたりするために、少なくとも遅延回路の 1~2箇所には、バッファとしてのインバータや、論理 ゲートとしてのNANDゲートやNORゲートやトラン スミッションゲートが組み込まれることが多い。

【0252】さて、このようなバッファや論理ゲートに は、制御信号やバイアス信号が入力されていないので、 電源ノイズの影響を受ける。このため、この部分につい ては電源ノイズがあると遅延時間の変動が発生してしま う。

きい電圧をVtht とすると、パッファや論理ゲート部分 の遅延時間で、は、概ね、次式によって求まる。

54

【数122】

 $\tau_* \propto V \, dd / (V \, dd - V \, tht) **2$ 【0254】ところで、電源ライン側と接地ライン側の 両方に電流源のトランジスタを設けた電流源型の遅延段 の遅延時間 τ_{\star} は、制御電圧をV cnt とすると、概ね、 次式によって求まる。

【数123】

 $\tau_{A} \propto V \, dd / (V \, cnt - V \, tht)**2$... (123) [0255]また、シャント型の遅延段の遅延時間で、 は、制御電圧をVsht とすると、概ね、次式によって求 まる。

【数124】

30

 $\tau_s \propto \{Vsht - Vtht(VSB)\}/(Vdd - Vtht)**2$... (124)

【0256】したがって、バッファや論理ゲートの遅延 時間は電源電圧に反比例し、電源電圧が高くなると遅延 時間は小さくなる。逆に、電流源型の遅延段の遅延時間 は電源電圧に比例し、電源電圧が高くなると遅延時間は 大きくなる。シャント型の遅延段の遅延時間は電源電圧 の2乗で反比例し、電源電圧が高くなると遅延時間が小 さくなる。

【0257】第1の回路例

図29は、本実施形態の遅延回路における遅延部の第1 の回路例を示す回路図である。図示のように、遅延部3 00aは、異なる電源電圧依存性を持つ2種類の遅延 段、即ち、Aタイプ遅延段とBタイプ遅延段をそれぞれ 隣り合わせて構成されている。

【0258】図30は、Aタイプ遅延段とBタイプ遅延 段の遅延特性を示すグラフである。図30(a)は、A タイプ遅延段の遅延特性を示し、同図(b)は、Bタイ プ遅延段の遅延特性を示している。なお、ここで、Aタ イプ遅延段は、例えば、電源ライン側または接地ライン 側に電流源トランジスタが設けられいるインバータ型の 遅延段からなり、Bタイプ遅延段は、例えば、シャント 型の遅延段、バッファまたは論理ゲートなどからなる。 【0259】図30(a)に示すように、Aタイプ遅延 段は、電源電圧の変動△V。。に対して、遅延時間の変化 $\Delta \tau_{\star}$ が正の特性を示す。即ち、電源電圧 $V_{\bullet \bullet}$ の増加に 伴い、遅延時間τ、が増加し、逆に電源電圧V。。が低下 すると、遅延で、が低下する。これに対して、図30 (b) に示すように、Bタイプ遅延段は、電源電圧の変 動Δ V。。に対して、遅延時間の変化Δ τ。 が負の特性を 示す。即ち、電源電圧Vaaの増加に伴い、遅延時間でA が低下し、逆に電源電圧V。。が低下すると、遅延で、が 増加する。

【0260】このように互いに相反する遅延特性を持つ 2種類の遅延段を組み合わせることによって、構成され 【0253】電源電圧をVdd、MOSトランジスタのし 50 た遅延部300aにおいて、電源電圧V。か変化した場 合、隣り合うAタイブ遅延段とBタイブ遅延段の遅延時間の変化が互いに打ち消し合うので、遅延部全体の遅延時間の変化を抑制できる。特に、Aタイブ遅延段とBタイプ遅延段それぞれの遅延特性を調整し、電源電圧 V_{ad} の変化分 ΔV_{ad} に対して、それぞれの遅延段の遅延時間の変化の合計が($\Sigma \tau_{ad} + \Sigma \tau_{ad} = 0$)を満たすように設計することによって、遅延回路の電源電圧依存性をほぼ解消できる。また、本実施形態の遅延回路によれば、遅延段2段ないし4段程度の遅延時間よりも十分大きな幅の電源ノイズに対して、遅延時間への電源ノイズの影 10響を低減できる。

55

【0261】第2の回路例

図31は、本実施形態の遅延回路における遅延部の第2の回路例を示す回路図である。図示のように、遅延部300bは、異なる電源電圧依存性を持つ2種類の遅延段、即ち、Cタイプ遅延段とBタイプ遅延段をそれぞれ所定の数を用いて構成されている。例えば、図示のように、遅延部300bにおいて、2段のCタイプ遅延段に続いて、一段のBタイプ遅延段が接続されている。

【0263】Cタイプ遅延段は、例えば、Aタイプ遅延段において電源ノイズの対策が施されたが、電源ノイズの影響が一部残るように形成されている遅延段である。なお、Bタイプ遅延段の遅延特性は、図32(b)に示すように、負の遅延特性を持つ。また、ここで、Bタイプ遅延段は、例えば、シャント型の遅延段、バッファまたは論理ゲートなどからなる。

段程度の遅延時間よりも十分大きな幅の電源ノイズに対して、遅延時間への電源ノイズの影響を低減できる。 【0265】なお、本実施形態の遅延回路は、図31に示す構成に限定されることなく、例えば、図32(a)及び(b)に示す遅延特性を持つAタイプ遅延段とDタイプ遅延段を適当な割合で構成することも可能である。 【0266】第3の回路例

図33は、本実施形態の遅延回路における遅延部の第3の回路例を示す回路図である。図示のように、遅延部300cは、異なる電源電圧依存性を持つ複数種類の遅延段、例えば、Aタイプ遅延段、Bタイプ遅延段、Cタイプ遅延段及びEタイプ遅延段をそれぞれ所定の数を用いて構成されている。例えば、図示のように、遅延部300cにおいて、制御電圧またはバイアス電圧を入力するAタイプ遅延段の他に、電源ノイズの影響を低減する措置が施されたEタイプ遅延段と、電源ノイズの影響を受けるバッファや論理ゲートからなるBタイプ遅延段が設けれている。

【0267】実際のインバータ型の遅延回路においては、途中の遅延段の出力信号を取り出すためのバッファや、遅延段の段数を可変にするための切り替え回路などとして、バッファ、論理ゲートまたはトランスミッションゲートが所々に組み込まれている。バッファや論理ゲートはBタイプの遅延段として考えられるが、特に遅延段の段数を可変にするための切り替え回路の部分としてBタイプの遅延段が設けられる。

【0268】このため、バッファや論理ゲートが周辺に存在しない遅延段については、電源ノイズの影響を低減する措置が施されたEタイプあるいはFタイプの遅延段が設けられる。また、バッファや論理ゲートのBタイプの遅延段が集中して存在する遅延段の段数切り替え回路の前後については、集中したBタイプの特性を打ち消すためにAタイプの遅延段か、あるいはAタイプに近いCタイプの遅延段として設計して、Aタイプ遅延段とBタイプ遅延段、あるいは、Cタイプ遅延段とBタイプ遅延段の複合遅延回路300c1としての遅延時間への電源ノイズの影響が最も小さくなるように設計する。

【0269】また、バッファや論理ゲートからなるBタイプ遅延段が比較的孤立して存在する前後の遅延段は、 Cタイプの遅延段として設計して、CタイプとBタイプ の複合遅延回路300c2としての遅延時間への電源ノ イズの影響が最も小さくなるように設計する。

【0270】とのような様々な工夫によって、実際のインバータ型の遅延回路、電圧制御遅延回路、電圧制御発振器における遅延時間への電源ノイズの影響を低減することができる。

【0271】第7の実施形態

図35は、本発明に係る電圧制御発振回路の第7の実施 形態を示す回路図である。図示のように、本実施形態の 電圧制御発振回路では、複数の遅延段がリング状に接続 されてリング発振回路が構成されている。

[0272] 遅延回路、電圧制御遅延回路または電圧制御発振回路では、遅延時間、あるいは発振周波数を広い範囲に対応するためなどで、遅延段の段数を可変にすることがしばしば行われている。このような場合、段数の切り替え回路およびその前後には、制御電圧やバイアス電圧の制御を受けないバッファ、論理ゲートまたはトランスミッションゲートが集中して配置されている。

57

【0273】図35に示すように、この例では、Bタイ ブ遅延段によって構成されている切り替え回路が設けら れている。当該Bタイプ遅延段は、例えば、バッファま たは論理ゲートによって構成され、外部から入力される 切り替え制御信号に応じて、切り替えを行い、リング発 振回路に組み込まれている遅延段の数を切り替えること によって、リング発振回路の発振周波数を切り替える。 【0274】切り替え回路として設けられているBタイ ブ遅延段は、制御電圧あるいはバイアス電圧Vcntn. V cntpの制御を受けないので、電源ノイズの影響を受け て、遅延時間が変化してしまうことがある。このため、 遅延回路全体の遅延時間の電源電圧依存性を抑制するた 20 めに、図35に示すように、Bタイプ遅延段の前後に、 異なる電源電圧依存性を持つ他の遅延段、例えば、Cタ イブ遅延段が配置され、電圧電圧が変化した場合、これ ちの遅延段の遅延時間の変化が互いに打ち消すように設 計されることによって、遅延回路全体の遅延時間の電源 電圧の依存性を低減できる。

【0275】制御電圧の制御を受けないBタイプ遅延段の前後に、異なる電源電圧依存性を持つ他の遅延段を接続されている回路部分では、不感時間が生じることがある。以下、図36、37及び38を参照しつつ、ラグリードフィルタを用いたPLL回路における不感時間について説明する。

[0276]図36はラグリードフィルタを用いたドットクロック発生用のPLL回路の一例を示す回路図である。なお、ここで、ドットクロックは、例えば、テレビモニタに通常の映像画面に重畳して文字などの情報を表示するために用いられるクロック信号である。このクロック信号は、映像信号を表示するための水平同期信号に同期する必要があるので、通常、水平同期信号を基準クロックとして、PLL回路によって生成される。

【0277】図36に示すPLL回路は、位相比較器 10、チャージポンプ回路20-1、20-2、フィルタ 30、電圧制御発振器(VCO)40及び分周器50によって構成されている。分周器50は、VCO40によって生成されるクロックF。。。を分周比設定信号S。に応じて設定された分周比Nで分周し、分周信号N。。。を出力する。位相比較器 10は、基準クロック信号としての水平同期信号Hsyncと分周信号N。。。の位相を比較し、これらの信号の位相差に応じて、アップ信号S。。またはダウン信号S。。を出力する。チャージボンフ回路2

0-1,20-2は、位相比較器10から出力されるアップ信号Supまたはダウン信号Supに応じて、電流IcolとIcolを生成し、フィルタ30に供給する。【0278】フィルタ30は、図示のように、ラグリードフィルタによって構成されている。キャパシタC1の容量値は、キャパシタC2より十分大きく、即ちC1≫C2である。キャパシタC1は、例えば、外付けである。フィルタ30によって、チャージボンプ回路20-1と20-2の出力電流に応じて、制御信号Vcntが生成される。VCO40は、制御信号Vcntによって制御された発振周波数で発振し、発振信号Foutを出力す

【0279】なお、図示していないが、ドットクロック信号は、例えば、PLL回路の出力信号Fout を受けて、水平同期信号Hsyncの立ち下がりエッジに同期させて分周を開始する分周器によって発生する。

[0280] 図37に、ラグリードフィルタの動作時の信号波形を示す波形図である。基準クロック信号としての水平同期信号Hsyncの立ち上がりエッジと分周器の出力信号Noutの立ち下がりエッジの位相差を位相比較器で検出して、チャージポンプ回路を駆動するアップ信号Supまたはダウン信号Sopを発生する。水平同期信号Hsyncの立ち上がりエッジより分周信号Noutの立ち下がりエッジが遅れているときは、アップ信号Sopを発生して、水平同期信号Hsyncの立ち上がりエッジよりも分周信号Noutの立ち下がりエッジよりも分周信号Noutの立ち下がりエッジが先行しているときは、ダウン信号Sopを発生して、同時のときはどちらも発生しない。

【0281】ここで、水平同期信号Hsyncの周期をT、 アップ信号Supまたはダウン信号Souの幅(PLLのジ ッタ) を△Tとする。ラグリードフィルタの出力電圧V cntには、抵抗素子Rに生じた電圧変化分S1と、キャ パシタC1に生じた電圧変化分S2が含まれている。抵 抗素子Rに生じた電圧変化分S1は、アップ信号Subs たはダウン信号S。が発生された△Tの期間に、抵抗R に Γ cp1 の電流が流れることによって、 Δ V 1 = Γ cp1 ×Rの電圧変化が発生するパルス状の信号S1 = V1 × △Tの変化である。キャパシタC 1 に生じた電圧変化分 S2は、△Tの時間だけ(lcp1 + lcp2)の電流が流 40 れた分の電荷量がアップ信号Supまたはダウン信号Sop が終了した後も (C1 + C2) ≒ C1 のキャパシタに残 っていることによる△V2 ≒ (Icp1 + Icp2)×△T / (C1 + C2)の電圧変化が(T ± α)≒ Tの期間続 く、時間軸に沿って細長いS2 ≒V2 ×Tの変化であ

[0282] ラグリードフィルタ30においては、位相 引込は角速度の変化(∞周波数の変化∞制御電圧の変 化)×時間で行なわれるので、S1とS2の和より行な われるが、周波数の引込は、周波数の変化(∞制御電圧 50の変化)で行なわれるので、電圧変化が元に戻ってしま

うS1 は関係なくなり、元に戻らないS2 のみにより行 なわれる。

59

【0283】したがって、(S1+S2)/S2 ∞位相 修正量/周波数修正量となり、水平同期信号Hsyncの周 波数が変化しても、S1 とS2 の比を一定に保つように 設定することによって、PLL回路が安定した動作が得 られる。

【0284】すなわち、図36に示したPLL回路で は、外付けコンデンサC1 の容量値は固定でも、分周器 の分周比Nを水平同期信号Hsyncの周期Tに正比例して 設定し、チャージボンプ回路20-1の出力電流 I cp1 を固定して、チャージポンプ回路20-1とチャージポ ンプ回路20-2の出力電流値の和(Icp1 + Icp2) を水平同期信号Hsyncの周期Tに反比例して設定すると とで、(S1 + S2) / ΔT ∞位相引込量/位相のずれ 量の比(= 1回にどの位の割合で修正するか)、およ び、(S1 + S2)/S2 ∞位相引込量/周波数引込量 の比が一定になり、安定した特性を得ることが可能であ る。また、VCO40は、ほとんど一定の周波数で動作 すれば良い。

[0285]大規模集積回路に搭載した場合、 ΔV1の 電圧は、数百mVよりは大きくできないので、固定の電 圧にするか2~3倍可変にするか位の選択しかできな い。したがって、Icp1 を固定の電流値とし、粗いロッ ク検出と細かいロック検出ができる場合、S2すなわち Icp2 が周波数引込に関係して、(S1+S2) すなわ ち (I cp1 + I cp2) が位相引込に関係するので、水平 同期信号Hsyncの周波数が変化して粗いロック検出基準 からはずれたら、Icp2 を増加させてS2 >S1の関係 にすることで周波数引込時間を短縮することが可能であ る。粗いロック検出基準を満足したら I cp2 を減少させ てS2 ≒S1の関係にして、位相引込を行なう。細かい ロック検出基準も満足したら、周波数はほとんど補正す る必要がなくなるので I cp2 をさらに減少させてS2 く S1 の関係にして、PLL回路のフィードバックループ の遅れによる過剰な周波数補正を低減することができ

【0286】図38に、デジタルの電源ノイズに対する ラグフィルタとラグリードフィルタの応答波形を比較し て示す。ラグフィルタにおいては、S1に相当する部分 がなく、S2に相当するS2 のみである。

【0287】ラグフィルタとラグリードフィルタの位相 引込量を同じ (S1 + S2 = S2 ') に考えた場合、 I $cp1 + I cp2 = I cp2'のときは、<math>\Delta T' = 2\Delta T$ であ り、ラグリードフィルタはラグフィルタの半分のジッタ 量になる。また、 $2 \times (\lceil cp1 + \lceil cp2 \rceil) = \lceil cp2 \rceil$ のと きは、 $\Delta T' = \Delta T$ であるが、 $2\Delta V$ cnt $= \Delta V$ c あり、ラグフィルダでは、制御電圧の変動が2倍になっ てしまう。すなわち、ラグフィルタでは、S1 に相当す る部分がないため、デジタルの電源ノイズの影響が本来 50

発生して欲しくない制御電圧の変動として多く残ってし まい、結局ジッタ量が大きくなってしまう。

60

【0288】S1部分は元々位相比較器のアップ信号S "»、またはダウン信号S。»として発生されるので、位相 比較器の不感帯という問題を含んでいる。したがって、 位相比較器の出力で、ジッタの目標値以下のパルス幅で あっても、チャージポンプ回路、ループフィルタ、バイ アス回路などを経て、VCO回路あるいはVCD回路に 辿り着いたときに、初めとほぼ同じパルス幅か、やや広 がったバルス幅で辿り着かなければ、S1部分の有効性 が得られなくなってしまうし、S2の面積も小さくなっ てしまい、ジッタが大きくなってしまう。

[0289]以上の説明により、ラグリードフィルタに おけるS1部分はデジタルの電源ノイズに対して有効で ある。ところで、S1部分を受け取る方のVCO回路や VCD回路にも、位相比較器の不感帯と同じ問題があ る。図39に一般的なインバータ型の電圧制御発振器の 回路例を示す。従来、広い発振周波数範囲に対応するた めなどで、遅延段の段数を可変にすることが、しばしば 行なわれていた。とのような場合、段数の切り替え回路 20 およびその前後には、制御電圧やバイアス電圧の制御を 受けない、バッファやトランスミッションゲートや論理 ゲートが集中している。たまたま、制御電圧やバイアス 電圧が絡まない部分が動作しているときに、運悪くS1 部分の変化が発生するように設計してしまうと、S1 部 分の幅が小さいときには、S1 部分の位相引込の効果は 得られなくなり、ジッタが大きくなってしまうことが考 えられる。

【0290】図35に示す本実施形態の電圧制御発生回 路では、本発明の電源ノイズの影響を低減する方法の効 果を有効に引き出すために必要な電圧制御発振器や電圧 制御遅延回路における不感時間を示している。制御電圧 やバイアス電圧の制御を受けない、バッファやトランス ミッションゲートや論理ゲートがある部分については、 それらを連続した遅延時間がジッタ量の目標値よりも十 分小さく設計する必要がある。これによって、例えば、 この電圧制御発振回路を用いて、図36に示すPLL回 路を構成することで、電源電圧の依存性を低減でき、安 定した発振周波数を持つ発振信号を得ることができ、安 定したドットクロック信号を提供することができる。

【0.291】第8の実施形態

本実施形態では、本発明の遅延回路、電圧制御遅延回路 または電圧制御発振回路の応用例を示す。

【0292】第1の応用例

図40は、本発明の遅延回路の一応用例を示す回路図で ある。この応用例は、本発明の遅延回路を用いた遅延時 間調整回路である。図示のように、との遅延時間調整回 路は、遅延回路60、バイアス回路70及び遅延時間選 択回路80によって構成されている。

【0293】遅延時間調整回路は、半導体チップ内で、

データ信号とクロック信号のタイミングがずれてしまったときなどに、タイミングを調整するために使われる回路である。半導体チップの出力ピンに接続されている出力バッファは、大きな負荷容量を駆動するため、動作時に大きな電源ノイズが発生する。このような電源ノイズにより遅延調整調整回路のタイミングの調整量が狂ってしまうことがある。本発明を応用すれば電源ノイズによる調整量の狂いを低減できる。

61

【0294】遅延回路60は、例えば、上述した本発明 の遅延回路であり、電源ノイズ対策が施された複数のイ ンパータ型遅延段からなる遅延回路である。入力信号S 1gに対して、所定の遅延時間で遅らせた遅延信号を出力 する。なお、遅延回路60は、例えば、入力信号Sィѧに 対して異なる遅延時間 $\Delta \tau$, …, $\Delta \tau$ を与えた複数 の遅延信号を出力する。バイアス回路70は、バイアス 電圧Vcnt を生成し、遅延回路60の各遅延段に供給す る。さらに、バイアス回路70は、各遅延段の遅延時間 がほぼ一定となるように、電源電圧Ⅴ。。の変動△Ⅴ。。に 応じてバイアス電圧V cnt のレベルを制御する。これに よって、遅延回路60の遅延時間△で1,…,△で。 は、電源電圧の依存性が低減される。遅延時間選択回路 80は、外部から入力される選択信号SELに従って、 遅延回路60から出力される複数の遅延信号のうち、所 定の遅延信号を選択して出力する。

【0295】上述したように、この遅延時間調整回路よれば、電源電圧Vaaの変動による影響を抑制でき、安定した遅延時間を得られるので、電源ノイズによる遅延時間調整量の狂いを低減できる。

【0296】第2の応用例

図41は、本発明の電圧制御発振回路(VCO)の一応 30 用例を示す回路図であり、本発明のVCOを用いて構成されたPLL回路の回路図である。図示のように、本例のPLL回路は、位相比較器10、チャージポンプ回路20、フィルタ30、VCO40及び分周器50によって構成されている。

【0297】なお、図41に示すように、本応用例のPLL回路は、従来のPLL回路とほぼ同じ構成を有する。ただし、本発明のVCOを用いることによって、位相比較器10、チャージボンプ回路20またはフィルタ30は、従来のものと同じであっても、PLL回路が引40き込み後電源ノイズに起因するジッタを著しく低減できる効果が得られる。

【0298】ただし、本発明の効果は様々な条件がうまくかみ合った場合に得られるため、広い制御電圧範囲、広い発振周波数範囲で用いる電圧制御遅延回路や電圧制御発振器にはあまり向いていない。また、基本形がインバータ型のため、数百MHzまでの用途で使用できる。

【0299】第3の応用例

図42は、本発明の電圧制御遅延回路(VCD)を応用 したDLL (Delay Locked Loop)の一例を示す回路図 である。図示のように、このDLLは、位相比較器 l 0、チャージポンプ回路 2 0、フィルタ 3 0、VCO4 0a及び 2 分周器 5 0 a によって構成されている。

【0300】2分周器50aは、外部から入力される基準クロック信号 CK_{rer} 、を2分周した分周信号CK1を位相比較器10に供給する。VCD40aは、フィルタ30から出力される制御信号Vcnt に応じて遅延時間が制御される。そして、制御された遅延時間で入力信号CK1を遅らせて、遅延信号S0。を出力する。位相比較器10は、クロック信号CK1とVCO40aによって出力された遅延信号S0。の位相を比較し、これらの信号の位相差に応じてアップ信号S0。またはダウン信号S0。の何れかを出力する。

【0301】本応用例において、位相比較器10、チャージポンプ回路20及びフィルタ30は、従来のものによって構成されている。即ち、位相比較器10の位相比較結果に応じて、チャージポンプ回路20及びフィルタ30によって、分周クロック信号CK1と遅延信号S。との位相差に応じた制御信号Vcntが生成され、VCD40aに供給される。このため、VCD40aの遅延時間△τは、分周クロック信号CK1と遅延信号S。の位相差に応じて制御される。この結果、VCD40aから、分周クロック信号CK1に位相が同相する発振信号S。を獲得できる。

【0303】第3の応用例

図43は、本発明のVCOを用いて構成されたPLL回路及びこのPLL回路を含むドットクロック発生回路の回路図である。本例のドットクロック発生回路は、例えば、デジタルTV用のドットクロックとVBIサンプリングクロックを発生する発生回路に適用できる。PLL回路は、例えば、親画面の水平同期信号HSYNCO、または子画面の水平同期信号HSYNC1のうち何れかが選択された水平同期信号HSYNCを基準クロックとして、その立ち上がりエッジ(画面の右端に対応する)で分周器出力と同期をとり、画面右端においてチャージポンプ回路が動作する。

【0304】図示のように、PLL回路部分は、位相比較回路10、チャージポンプ回路20、フィルタ30、VCO40、分周器50及びバイアス回路70によって構成される。PLL回路のほかに、制御回路400、VBIサンプリングクロック発生回路410及びドットクロック発生回路420と430が設けられ、これらの回路によって、ドットクロックを生成するドットクロック生成回路が構成される。

【0305】PLL回路部分において、インバータ型VCO回路に本発明の電源ノイズの影響を受けにくい電圧制御発振器を用いることで低ジッタのPLL回路を実現している。ドットクロック発生回路420及び430は、VCO回路の出力クロック信号S。。、を受けて、水平同期信号のバッファ信号HSYNC0B、HSYNC1Bの立ち下がりエッジ(画面左端)に同期させてドットクロック信号を発生する。

[0306]図44は、本応用例のドットクロック生成 回路が動作するシステムの電源ノイズを示す波形図であ 10 る。本例のドットクロック生成回路は、図44(a)に 示す水平同期信号Hsyncを基準クロックとして、ドット クロック信号を生成する。図44(b)、(d)、 (e)及び(f)は、それぞれ電源電圧Vaaに混入され るディジタルノイズ、画像表示系ノイズ、サーボ系ノイ ズ及びモーターノイズを示している。本応用例におい て、電源ノイズに対策が施されたVCOを用いてPLL 回路を構成することによって、電源電圧V。。に混入され る様々なノイズによる影響を低減でき、安定した周波数 を持つドットクロック信号を生成することができる。 【0307】電源ノイズの影響を受けにくいVCO回路 の採用と、水平同期信号への同期方法の工夫により、高 通倍のPLL回路にもかかわらず、電源電圧Vaaの変動 による影響を抑制でき、安定した周波数を持つドットク ロック信号を生成できるので、表示画面上に安定した〇 SD文字を表示でき、フリッカーやウェービングが見え ない表示を得られている。

[0308]

【発明の効果】以上説明したように、本発明の遅延回路、電圧制御遅延回路及び電圧制御発振回路によれば、電源ノイズの影響を抑制でき、低ジッタのPLL回路、DLL回路が実現できる。また、本発明に係る電圧制御発振回路は、半導体チップに内蔵しても十分なジッタ特性が得られるため、パソコンの映像信号の表示やTVののSD文字の表示用のドットクロック信号の発生源として用いることができる。このため、セット上の部ととがを削減できる。また、半導体チップに内蔵することで、分周比の設定も基準クロックの周波数に合わせて変更を制減できる。また、半導体チップに内蔵することで、分周比の設定も基準クロックの周波数に合わせて変更ともなど様々な制御が可能になるため、デジタルが送に対応したTVに使用できる。さらに、本発明によれば、インバータ型の遅延段が遅延回路、電圧制御遅延回路は、または電圧制御発振回路の基本的な構成要素なので、低消費電力化または低電源電圧化を容易に実現できる。

【図面の簡単な説明】

【図1】本発明に係る遅延回路、電圧制御遅延回路または電圧制御発振回路の第1の実施形態を示す概念図である。

・【図2】本発明の第1の実施形態の構成図である。

【図3】本発明の第1の実施形態の第1の回路例を示す 回路図である。 [図4] インバータ型遅延段で構成された遅延部の回路 図である。

64

【図5】インバータ型遅延段で構成された遅延部の動作 を示す波形図である。

【図6】パイアス回路と交流加算手段の構成及び等価回路を示す図である。

【図7】電源ノイズの影響を同じ割合で伝える直流加算 手段と交流加算手段を示す回路図である。

[図8]本発明の第1の実施形態の第1の回路例のシミュレーション結果を示す図である。

[図9]本発明の第1の実施形態の第2の回路例を示す 回路図である。

【図10】本発明の第1の実施形態の第3の回路例を示す回路図である。

【図11】シャント型遅延段で構成されている遅延部の 回路図である。

【図12】シャント型遅延段で構成されている遅延部の 動作を示す波形図である。

[図13] 本発明の第2の実施形態の概念を示す図であ 20 る。

【図14】本発明の第2の実施形態の構成図である。

【図15】本発明の第2の実施形態の第1の回路例を示す回路図である。

【図16】本発明の第2の実施形態の第2の回路例を示す回路図である。

【図17】本発明の第2の実施形態の第3の回路例を示す回路図である。

【図18】本発明の第2の実施形態の第3の回路例の他の構成例を示す回路図である。

[図19] 本発明の第2の実施形態の第3の回路例の別の構成例を示す回路図である。

【図20】本発明の第2の実施形態の第3の回路例のシ ミュレーション結果を示す図である。

【図21】本発明の第3の実施形態を示す構成図であ ろ。

【図22】本発明の第3の実施形態の他の構成例を示す 図である。

【図23】しきい値補正抵抗分圧回路の構成を示す回路 図である。

) 【図24】本発明の第4の実施形態を示す構成図である。

【図25】本発明の第5の実施形態を示す構成図である。

【図26】可変容量素子の構成を示す回路図である。

【図27】疑似的な可変容量素子の回路例を示す回路図 である。

【図28】一般的な電圧制御発振回路の一構成例を示す 回路図である。

【図29】本発明の第6の実施形態の第1の回路例を示50 す回路図である。

【図30】本発明の第6の実施形態の第1の回路例の原理を示す図である。

【図31】本発明の第6の実施形態の第2の回路例を示す回路図である。

【図32】本発明の第6の実施形態の第2の回路例の原理を示す図である。

【図33】本発明の第6の実施形態の第3の回路例を示す回路図である。

[図34] 本発明の第6の実施形態の第3の回路例の原理を示す図である。

[図35]本発明の第7の実施形態をの構成を示す回路 図である。

【図36】ラグリードフィルタを用いてPLL回路の回 路例を示す回路図である。

【図37】ラグリードフィルタの動作を示す波形図である。

[図38] 電源ノイズに対するラグフィルタとラグリードフィルタの応答波形を示す波形図である。

【図39】一般的なインバータ型の電圧制御発振回路の 回路例を示す回路図である。

【図40】本発明の第1の応用例である遅延時間調整回路の構成を示す回路図である。

【図41】本発明の第2の応用例であるPLL回路の構*

* 成を示す回路図である。

[図42]本発明の第3の応用例であるDLL回路の構成を示す回路図である。

【図43】本発明の第4の応用例であるドットクロック 発生生成回路の構成を示す回路図である。

【図44】本発明の第4の応用例の動作を示す波形図で ある


[図45] 従来の髙通倍PLL回路におけるジッタ量と 基準クロック周期との関係を示すグラフである。

10 【符号の説明】


(a)

10…位相比較器、20…チャージボンプ回路、30…フィルタ、40…電圧制御発振回路(VCO)、40a…電圧制御遅延回路、60…遅延回路、70…バイアス回路、80…遅延時間選択回路、100,100a,100b,100c,200,200a,200b…遅延部、110,112,114,116,110-1,…,110-j…交流加算回路、130,132…直流加算回路、140,142,142a…基準電圧発生回路、150,152…直流分圧回路、160,162…疑似的な可変容量素子、170…参照電圧発生回路、300a,300b,300c1,300c2…遅延部、400…制御回路、410…VBlサンプリングクロック発生回路、V₄₄…電源電圧、V₅₃…基準電位。


[図1]




【図4】




【図6】







[図2]




【図23】




[図3]





[図5]




[図7]









【図10】




【図11】




[図12]




【図13】




【図14】




[図15]




【図17】




【図16】




[図18]




[図21]




【図19】




[図20]





[図22]





【図29】














[図35]




[図36]




[図37]




【図38】




【図44】




[図41]



【図42】



【図43】



フロントページの続き

Fターム(参考) 5J001 AA04 AA05 BB00 BB12 BB15 BB20 BB25 DD01 DD03 DD06 DD09 5J098 AA03 AB36 AC04 AC14 AC30 AD07 FA09 5J106 AA04 CC15 CC58 QQ06 RR17

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.